JPS60110141A - 層間接続配線層の製造方法 - Google Patents

層間接続配線層の製造方法

Info

Publication number
JPS60110141A
JPS60110141A JP21826183A JP21826183A JPS60110141A JP S60110141 A JPS60110141 A JP S60110141A JP 21826183 A JP21826183 A JP 21826183A JP 21826183 A JP21826183 A JP 21826183A JP S60110141 A JPS60110141 A JP S60110141A
Authority
JP
Japan
Prior art keywords
film
layer
aluminum
wiring
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21826183A
Other languages
English (en)
Inventor
Seiji Ueda
誠二 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP21826183A priority Critical patent/JPS60110141A/ja
Publication of JPS60110141A publication Critical patent/JPS60110141A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、例えば、半導体集積回路装置の集積度の向上
や、配線抵抗の減少を図るだめのアルミニウムなどによ
る層間接続配線層の製造方法に関するものである。
従来例の構成とその問題点 近年、半導体集積回路装置の集積度の向上を図るため、
素子寸法の縮小と共に、配線の多層化が活発に進められ
ている。素子の微細化に伴い、配線抵抗の低下のために
、低抵抗の高融点金属やアルミニウムの多層配線が必要
となってきた。また、ゲートアレイなどの半導体集積回
路装置では2〜3層のアルミニウム配線が用いられてい
る。しかし、アルミニウムの多層配線は微細化や製造歩
留り、素子の信頼性に関して多くの問題がある。
従来から実施されているアルミニウムの二層配線につい
て、製造工程途中断面図を用いて説明する。第1図aは
p型シリコン基板1の主面に二酸化硅素膜2を形成し、
この上に第1層アルミニウム膜3を蒸着し、写真食刻法
により、配線・(ターンの形成を行う。次に、第1図す
に示すように層間絶縁膜4を堆積する。この層間絶縁膜
は気相成長法により形成した二酸化硅素又はリン硅酸ガ
ラス、プラズマ気相成長法で形成した窒化硅素などが一
般的に用いられている。次に第1図Cの如く、この層間
絶縁膜4に、下層の第1層アルミニウム膜3と上層の第
2層アツベニウム膜との接続部5を写真食刻法により開
孔する。次に第1図dの如く、この上に第2層アルミニ
ウム膜6を蒸着し、第1層アルミニウム膜と同様に、写
真食刻法により所定形状のパターン形成をした後、水素
雰囲気などで熱処理する。
このような従来方法では次のような問題がある。
すなわち、第1に第1層と第2層アルミニウム配線の接
続不良が発生しやすく、この原因は第1層と第2層アル
ミニウム配線の接続部において、層間絶縁膜の窓段差が
急峻なため、この部分で第2層アルミニウム配線の断線
が生じやすいことである。第2に微細化による集積度の
向上がむづかしいことである。この2層のアルミニウム
配線相互間の接続に要する層間絶縁膜へのスルーホール
の形成には、第1層アルミニウムに対して、パターンの
合せずれを考慮し、合せ余裕を設ける必要がある。現状
の光露光方式のマスク合せ装置では重ね合せ余裕を2ミ
クロン程度設ける必要がある。
従って2ミクロンのスルーホールを形成するには、合せ
余裕を最大限に設けるとすると、第1層アルミニウム配
線の幅は6ミクロン以上にする必要がある。一方、合せ
余裕が十分でなく、この重ね合せずれが大きく、スルー
ホールが第1層アルミニウムからずれると、アルミニウ
ム下の層間絶縁膜も同時に開孔され、基板と第2層アル
ミニウムの層間不良となる。
以上のように従来方法では第2層アルミニウムの断線不
良や、配線密度の向上が容易にできないという大きな問
題がある。
発明の目的 本発明はこのような従来の多層配線の製造方法の欠点を
除くだめになされたものであり、多層のアルミニウムな
どの金属配線の接続を容易に行い、断線を防止し、配線
密度の向上を可能にする層間接続配線層の製造方法を提
供するものである。
発明の構成 本発明は2層の金属配線の接続において、スルーホール
の段差部分での金属配線の断線防止による製造歩留りと
、配線密度の向上を可能にするため、スルーホールを形
成する部分の第1層金属配線の下部に、島状の突起物を
形成し、第1層金属配線9層間絶縁膜を形成した後、有
機性被膜を塗布し、表面を平坦にし、この有機性被膜の
一部を削り、スルーホールを形成する部分の層間絶縁膜
を露出させ、この被膜をマスクにして層間絶縁膜をエツ
チングし、スルーホールを形成することにより段差を小
さくシ、第2層金属配線と容易に、歩留りを低下するこ
となく接続できることを見い出した。
本発明は前述の如く、スルーホール部分の第1層金属膜
に段差を付けることにより、スルーホールの段差を減少
し、自己整合的にスルーホーlしを形成することにより
、製造歩留りと配線密度の向上を図るものである。
実施例の説明 次に本発明にかかる実姉例について説明する。
第2図は本発明の実施によって得られた半導体集積回路
装装置の要部断面図で、アルミニウム2層配線の部分の
みを、説明を容易にするために示したものである。この
図で、1はp型シリコン基板、2は二酸化硅素膜、3は
第1層アルミニウム配線、4は層間絶縁膜、6は第2層
アルミニウム配線、7は多結晶シリコンよりなる島状の
突起物を示す。
7の島状突起物をまたがって形成された第1層アルミニ
ウム配、腺3は、島状突起物7の上部で、自己整合的に
アルミニウム表面が露出され、この部分で第2層アルミ
ニウム配線6と接続される。
次に本実施例の製造工程を第3図に工程順断面1図を用
いて示す。
第3図aに示す如く、p型シリコン基板1の主面に二酸
化硅素膜2を形成し、この上に多結晶シリコン膜7を0
.8ミクロン堆積し、2層のアルミニウム配線の接続位
置に相当する部分に、写真食刻法により島状のパターン
に形成する。この島状パターン7は多結晶シリコン膜、
限られるものではなく、他の材料、例えば、二酸化硅素
膜、アルミニウム膜のいずれでも可能である。次に1第
3図すの如く、第1層アルミニウム配線3を形成する。
本例では第1層アルミニウム膜厚は0.6ミクロンであ
る。次に第3図Cの如く、プラズマ気相成長法により成
長した窒化硅素膜からなる層間絶縁膜4を堆積する。層
間絶縁膜4は窒化硅素膜のほか、リン硅酸ガラス膜又は
これらの多層構造いずれでもよい。次にフォトレジスト
などの有機性被膜8を(ロ)転塗布する。フォトレジス
ト膜形成時の粘度、回転数を最適化することにより、同
有機性被膜8の表面は実線Aのような状態、つまり、島
状のパターン7の上部のアルミニウム膜4の上部のフォ
トレジスト8は薄くなっている。この状態で酸素プラズ
マ雰囲中でこのフォトレジストによる有機性被膜8の表
面層を削り、その表面、を、図中破線Bのような状態と
する。これ+Cより、第1層アルミニウム配線4の接1
続部の表面が露出する。このフォトレジスト膜の表面層
を削る工程は、円筒型のプラズマ装置又は平行平板型の
電極構造を有するエツチング装置を用いても可能である
。
次に第3図dに示す如く、フォトレジストによる有機性
被膜8をマスクとして、層間絶縁膜4をエツチングする
。本例ではフレオンガスを用いたプラズマエツチングに
より窒化硅素膜でなる層間絶縁膜4を等方エツチングし
、下層の第1層アルミニウム表面を露出する。フォトレ
ジストによる有機性被膜8を除去した後、第3図eの如
く、第2層アルミニウム膜6を蒸着する。第1層アルミ
ニウム膜3と同じようにパターン形成をする。2層のア
ルミニウム配線は島状の突起物7の上部で自己整合的に
接続される。層間絶縁膜4の開口部の段差は小さく、こ
の部分でのアルミニウムのステップカバレージは良好で
ある。島状突起物7.フォトレジスト膜8の膜厚、塗布
条件の最適値は、第1層アルミニウム膜厚2層間絶縁膜
厚により異なる。
発明の効果 本発明による製造方法では、2層の金属配線の接続部の
Fに島状の突起物を形成することにより、接続のだめの
スルーホールの形成において、自己整合的に接続部の第
1層金属配線表面を露出させることができ、開孔に要す
るマスク合せが不要となり、配線密度の向上を図れた。
また、スルーホールの段差を小さくできたため、接続部
での金属配、線断線を防止する効果も得られた。
【図面の簡単な説明】
第1図a −dは従来の2層アルミニウム配線をイJす
る゛16導体装置1/iの製造工程断面図、第2図は本
発明の実施例によって得られた半導体装置の要部の断面
図、第3図a −%−eはその工程断面図である。 1・・・・半導体基板、3・・・・・・第1層アルミニ
ウム膜、4・・・・・・層間絶縁膜、6・・・・・・第
2層アルミニウム膜、7・・・・・・島状の突起物、8
・・・・・・フォトレジストによる有機性被膜。

Claims (4)

    【特許請求の範囲】
  1. (1)2層の金属配線の接続において、基板上に島状突
    起物を形成する工程と、この島状突起物をまたいで第一
    層金属配線を形成する工程と、層間絶縁膜を堆積する工
    程と、この層間絶縁膜をおおって、有機性被膜を塗布し
    、この有機性被膜の前記島状突起物上方の一部を削り、
    直下の前記層間絶縁膜を露出させる工程と、前記有機性
    被膜をマスクとして、前記層間絶縁膜をエツチングし、
    前記第1層金属膜の表面を露出させる工程と、前記有機
    性被膜を除去した後第2層金属配線を形成して前記第1
    層金属配線と接続する工程からなることを特徴とする層
    間接続配線層の製造方法。
  2. (2)第1層及び第2層金属膜がアルミニウムでなる特
    許請求の範囲第1項に記載の層間接続配線層の製造方法
    。
  3. (3) 島状突起物が多結晶シリコンでなる特許請求の
    範囲第1項に記載の半導体装置の製造方法。
  4. (4)有機性被膜がフォトレジストでなる特許請求の範
    囲第1項に記載の層間接続配線層の製造方法。
JP21826183A 1983-11-18 1983-11-18 層間接続配線層の製造方法 Pending JPS60110141A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21826183A JPS60110141A (ja) 1983-11-18 1983-11-18 層間接続配線層の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21826183A JPS60110141A (ja) 1983-11-18 1983-11-18 層間接続配線層の製造方法

Publications (1)

Publication Number Publication Date
JPS60110141A true JPS60110141A (ja) 1985-06-15

Family

ID=16717099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21826183A Pending JPS60110141A (ja) 1983-11-18 1983-11-18 層間接続配線層の製造方法

Country Status (1)

Country Link
JP (1) JPS60110141A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63250153A (ja) * 1987-04-07 1988-10-18 Nec Corp 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833853A (ja) * 1981-08-21 1983-02-28 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833853A (ja) * 1981-08-21 1983-02-28 Fujitsu Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63250153A (ja) * 1987-04-07 1988-10-18 Nec Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPH04290232A (ja) 溝埋込み配線形成方法
US5266519A (en) Method for forming a metal conductor in semiconductor device
KR900001834B1 (ko) 반도체장치의 제조방법
JP2000294628A (ja) 半導体装置およびその製造方法
JPH03244126A (ja) 半導体装置の製造方法
JPS61208241A (ja) 半導体装置の製造方法
US5247204A (en) Semiconductor device having multilayer interconnection structure
JPS5950544A (ja) 多層配線の形成方法
KR100252533B1 (ko) 반도체 소자의 금속 배선 형성방법
JPS5863150A (ja) 半導体装置の製造方法
KR100248150B1 (ko) 반도체소자의 콘택홀형성방법
JP3329148B2 (ja) 配線形成方法
JP2998454B2 (ja) 半導体装置の製造方法
JP2950620B2 (ja) 半導体装置
KR100407809B1 (ko) 반도체 소자의 제조 방법
KR0127689B1 (ko) 다층 금속배선 형성방법
KR100249827B1 (ko) 반도체 소자의 다층 금속 배선 제조방법
JPH06163721A (ja) 半導体装置
KR100243290B1 (ko) 배선층의 이동을 방지할 수 있는 구조의 반도체장치
JP2734881B2 (ja) 半導体装置の製造方法
KR950011554B1 (ko) 다층금속배선형성방법
JPS6362104B2 (ja)
JPH05304216A (ja) 半導体装置
JPH05136277A (ja) 金属配線コンタクト形成方法
JPH0542139B2 (ja)