JPS6011479B2 - セラミツク多層回路基板の製造方法 - Google Patents
セラミツク多層回路基板の製造方法Info
- Publication number
- JPS6011479B2 JPS6011479B2 JP11222377A JP11222377A JPS6011479B2 JP S6011479 B2 JPS6011479 B2 JP S6011479B2 JP 11222377 A JP11222377 A JP 11222377A JP 11222377 A JP11222377 A JP 11222377A JP S6011479 B2 JPS6011479 B2 JP S6011479B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer circuit
- circuit board
- ceramic
- manufacturing
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Non-Insulated Conductors (AREA)
- Manufacturing Of Electric Cables (AREA)
Description
【発明の詳細な説明】
本発明は通常のセラミック焼成温度で焼結して得られる
低電気抵抗の金属導体材料及び該導体材料を用いたセラ
ミック多層回路基板の製造方法に関する。
低電気抵抗の金属導体材料及び該導体材料を用いたセラ
ミック多層回路基板の製造方法に関する。
従来、電子回路に用いられるセラミック多層回路基板の
作成方法には、焼成されたセラミック基板上に導体ペー
ストと絶縁体ペーストとを交互に印刷・焼成し、これを
繰返して多層化を行う厚膜法と「セラミック生シート上
に印刷または積層により多層回路基板の未焼成体を形成
し、これらの多層回路基板未焼成体の導体とセラミック
を同時に焼成する印刷法および積層法とがある。
作成方法には、焼成されたセラミック基板上に導体ペー
ストと絶縁体ペーストとを交互に印刷・焼成し、これを
繰返して多層化を行う厚膜法と「セラミック生シート上
に印刷または積層により多層回路基板の未焼成体を形成
し、これらの多層回路基板未焼成体の導体とセラミック
を同時に焼成する印刷法および積層法とがある。
この印刷法と積層法は導体とセラミックを同時に焼成し
てセラミック多層回路基板を得る方式であるため焼成は
１度だけであり厚膜法に比し作業工程が少ない。またこ
れらの方式で得られたセラミック多層回路基板はモノリ
シック構造をとるため機械的及び熱的強度が大きく信頼
性が高い。しかし、これらの方式においてはセラミック
と導体の焼成は通常１４００〜１６００ｏｏの高温で行
うため、これらの方式に用いられる導体材料は少なくと
もこの焼成温度より高い融点をもち、また焼成中に蒸発
、飛散などの起らない材料でなければならない。このた
め一般にはＷ、Ｍｏなどの高融点金属が用いられている
。ところがこれらの高融点金属の融点は２５００ｏｏ以
上であり、前記の焼成温度では充分な焼縞が行なわれな
いため導体は空隙の多い焼結体なり電気抵抗が高くなる
傾向にある。本発明はこの欠点を改良するために案出さ
れたものである。このため本発明においては、金属導体
材料としてＭｏ又はＷ等の高融点金属粉末に１の重量パ
ーセント以下のＴｉ及びＺｒの粉末を添加して加熱焼成
することを特徴とし、更に導体とセラミックとを同時に
焼成してセラミック多層回路基板を製造する過程におい
て、前記導体を形成するＭｏ又はＷ等の高融点金属粉末
に１０重量パーセント以下のＴｉ及びＺｒ粉末を添加す
ることを特徴とするものである。以下、添付図面に基づ
いて本発明の実施例につき詳細に説明する。
てセラミック多層回路基板を得る方式であるため焼成は
１度だけであり厚膜法に比し作業工程が少ない。またこ
れらの方式で得られたセラミック多層回路基板はモノリ
シック構造をとるため機械的及び熱的強度が大きく信頼
性が高い。しかし、これらの方式においてはセラミック
と導体の焼成は通常１４００〜１６００ｏｏの高温で行
うため、これらの方式に用いられる導体材料は少なくと
もこの焼成温度より高い融点をもち、また焼成中に蒸発
、飛散などの起らない材料でなければならない。このた
め一般にはＷ、Ｍｏなどの高融点金属が用いられている
。ところがこれらの高融点金属の融点は２５００ｏｏ以
上であり、前記の焼成温度では充分な焼縞が行なわれな
いため導体は空隙の多い焼結体なり電気抵抗が高くなる
傾向にある。本発明はこの欠点を改良するために案出さ
れたものである。このため本発明においては、金属導体
材料としてＭｏ又はＷ等の高融点金属粉末に１の重量パ
ーセント以下のＴｉ及びＺｒの粉末を添加して加熱焼成
することを特徴とし、更に導体とセラミックとを同時に
焼成してセラミック多層回路基板を製造する過程におい
て、前記導体を形成するＭｏ又はＷ等の高融点金属粉末
に１０重量パーセント以下のＴｉ及びＺｒ粉末を添加す
ることを特徴とするものである。以下、添付図面に基づ
いて本発明の実施例につき詳細に説明する。
第１図は多層回路基板を得る製造工程の第１工程である
。この工程はセラミックの生シートーの上に導体ペース
トにより導体回路２を印刷するものである。この導体ペ
ーストの組成を第１表に示す。これはＭｏ又はＷを含む
ペーストに本発明の要点であるＴｉ及びＺｒを焼結助剤
として添加したものである。第１表 ＭｏおよびＷペー
ストＺ溢血戊 次に第２図に示すようにセラミックペーストを印刷して
絶縁層３を形成する。
。この工程はセラミックの生シートーの上に導体ペース
トにより導体回路２を印刷するものである。この導体ペ
ーストの組成を第１表に示す。これはＭｏ又はＷを含む
ペーストに本発明の要点であるＴｉ及びＺｒを焼結助剤
として添加したものである。第１表 ＭｏおよびＷペー
ストＺ溢血戊 次に第２図に示すようにセラミックペーストを印刷して
絶縁層３を形成する。
この上に更に導体ペーストとセラミックペーストを交互
に印刷して、第３図の如く層を積み重ねる。これを必要
層．数重ねて形成されたセラミック多層回路基板の未焼
成体を加熱炉に入れて湿潤水素雰囲気中で約１６００午
０に加熱焼成し多層回路基板を得るのである。このよう
にして得られた多層回路基板内の導体回路の電気抵抗を
四端子法を用いて測定した結果を第２表に示した。
に印刷して、第３図の如く層を積み重ねる。これを必要
層．数重ねて形成されたセラミック多層回路基板の未焼
成体を加熱炉に入れて湿潤水素雰囲気中で約１６００午
０に加熱焼成し多層回路基板を得るのである。このよう
にして得られた多層回路基板内の導体回路の電気抵抗を
四端子法を用いて測定した結果を第２表に示した。
第２表 Ｔｉ及びＺｒの添加量と電気抵抗これはＴｉ「
Ｚｒ等の焼結助剤の添加量と電気抵抗の関係を示したも
のであるが、これよりＴｉ、Ｚｒの添加量が少ないとそ
の効果が顕著でなく、また添加量が多過ぎるとＭｏ、Ｗ
などの高融点金属と合金をつくるため電気抵抗は逆に高
くなることがわかる。
Ｚｒ等の焼結助剤の添加量と電気抵抗の関係を示したも
のであるが、これよりＴｉ、Ｚｒの添加量が少ないとそ
の効果が顕著でなく、また添加量が多過ぎるとＭｏ、Ｗ
などの高融点金属と合金をつくるため電気抵抗は逆に高
くなることがわかる。
このため適量の焼結勤剤の添加が必要である。この焼結
助剤の添加量は使用する高融点金属および暁綾助剤の種
類、粉末粒子の形状等により異なるが高融点金属に対し
１の重量パーセント以下が適当である。以上説明したよ
うにＭｏ、Ｗ等の高融点金属粉末に焼結助剤としてＴｉ
、Ｚｒ等の粉末を添加することにより通常のセラミック
嬢結温度において、Ｍｏ「Ｗなどの高融点金属の焼結が
活性化し、繊密で空隙の少ない暁結体が得られる。
助剤の添加量は使用する高融点金属および暁綾助剤の種
類、粉末粒子の形状等により異なるが高融点金属に対し
１の重量パーセント以下が適当である。以上説明したよ
うにＭｏ、Ｗ等の高融点金属粉末に焼結助剤としてＴｉ
、Ｚｒ等の粉末を添加することにより通常のセラミック
嬢結温度において、Ｍｏ「Ｗなどの高融点金属の焼結が
活性化し、繊密で空隙の少ない暁結体が得られる。
そのためこの焼結体の電気抵抗は通常のＭｏ、Ｗなどに
比較して２ノ３〜１／２の低抵抗とすることが可能とな
る。更にこれらの低い電気抵抗をもった導体をセラミッ
ク多層回路基板に適用することにより導体回路の線幅を
狭くすることが可能になり、そのため配線密度を向上せ
しめることが可能になる。
比較して２ノ３〜１／２の低抵抗とすることが可能とな
る。更にこれらの低い電気抵抗をもった導体をセラミッ
ク多層回路基板に適用することにより導体回路の線幅を
狭くすることが可能になり、そのため配線密度を向上せ
しめることが可能になる。
第１図乃至第３図は本発明にかかるセラミック多層回路
基板の製造方法による各製造工程の多層回路基板の断面
図である。 １……セラミック生シート、２…・・・導体回路、３・
・・・・・絶縁層。 第１図 第２図 第３図
基板の製造方法による各製造工程の多層回路基板の断面
図である。 １……セラミック生シート、２…・・・導体回路、３・
・・・・・絶縁層。 第１図 第２図 第３図
Claims (1)
- １ 導体とセラミツクを同時に焼成してセラミツク多層
回路基板を製造する過程において、前記導体はＭｏ又は
Ｗ等の高融点金属粉末に１０重量パーセント以下のＴｉ
及びＺｒ粉末が添加されたものであることを特徴とする
多層回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11222377A JPS6011479B2 (ja) | 1977-09-20 | 1977-09-20 | セラミツク多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11222377A JPS6011479B2 (ja) | 1977-09-20 | 1977-09-20 | セラミツク多層回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5446398A JPS5446398A (en) | 1979-04-12 |
| JPS6011479B2 true JPS6011479B2 (ja) | 1985-03-26 |
Family
ID=14581324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11222377A Expired JPS6011479B2 (ja) | 1977-09-20 | 1977-09-20 | セラミツク多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6011479B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995016797A1 (fr) * | 1993-12-14 | 1995-06-22 | Kabushiki Kaisha Toshiba | Materiau en molybdene-tungstene pour cablage, cible en molybdene-tungstene pour cablage, procede de fabrication et couche mince de cablage en molybdene-tungstene |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5504993A (en) * | 1994-08-30 | 1996-04-09 | Storage Technology Corporation | Method of fabricating a printed circuit board power core using powdered ceramic materials in organic binders |
-
1977
- 1977-09-20 JP JP11222377A patent/JPS6011479B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995016797A1 (fr) * | 1993-12-14 | 1995-06-22 | Kabushiki Kaisha Toshiba | Materiau en molybdene-tungstene pour cablage, cible en molybdene-tungstene pour cablage, procede de fabrication et couche mince de cablage en molybdene-tungstene |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5446398A (en) | 1979-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5560851A (en) | Process for producing ceramic heating elements | |
| US4109377A (en) | Method for preparing a multilayer ceramic | |
| WO2000060613A1 (en) | Conductive paste, ceramic multilayer substrate, and method for manufacturing ceramic multilayer substrate | |
| CN214099309U (zh) | 线圈部件 | |
| US6891109B2 (en) | Monolithic ceramic substrate and method for making the same | |
| JPS61288498A (ja) | 電子部品内蔵多層セラミツク基板 | |
| JP3825326B2 (ja) | 配線基板の製造方法 | |
| JP2955442B2 (ja) | セラミックス回路基板の製造方法 | |
| JP4782397B2 (ja) | 導体ペーストおよびそれを用いた配線基板の製造方法 | |
| JPS63122295A (ja) | 電子部品内蔵多層セラミツク基板 | |
| JPH0753625B2 (ja) | セラミック用メタライズ組成物 | |
| JPS63169798A (ja) | 電子部品内蔵多層セラミツク基板 | |
| JPH0216004B2 (ja) | ||
| JPS6092697A (ja) | 複合積層セラミツク部品 | |
| JPH0797703B2 (ja) | セラミツク多層基板 | |
| JP2646015B2 (ja) | 超伝導配線の形成方法 | |
| JPS6263488A (ja) | 厚膜基板の製造方法 | |
| JPS6029240B2 (ja) | セラミック回路基板の製法 | |
| JPS6077492A (ja) | セラミック多層配線基板の製造法 | |
| JPH0738259A (ja) | 多層セラミック回路基板の製造方法及び多層セラミック回路基板 | |
| JPH0685468B2 (ja) | セラミツク多層基板の製造方法 | |
| JPH0253951B2 (ja) | ||
| JPS6135156B2 (ja) | ||
| JPH0362033B2 (ja) | ||
| JPS61170094A (ja) | セラミツク多層配線基板の製造法 |