JPS60114970A - 図形処理装置 - Google Patents
図形処理装置Info
- Publication number
- JPS60114970A JPS60114970A JP58221722A JP22172283A JPS60114970A JP S60114970 A JPS60114970 A JP S60114970A JP 58221722 A JP58221722 A JP 58221722A JP 22172283 A JP22172283 A JP 22172283A JP S60114970 A JPS60114970 A JP S60114970A
- Authority
- JP
- Japan
- Prior art keywords
- value
- depth
- depth value
- decis
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—Three-dimensional [3D] image rendering
- G06T15/10—Geometric effects
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Geometry (AREA)
- Computer Graphics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、三次元立体図形表示のための図形処理装置に
関し、特に、該図形の陰線または陰面を消去する機能を
備えた図形処理装置に関する。
関し、特に、該図形の陰線または陰面を消去する機能を
備えた図形処理装置に関する。
従来技術
三次元立体図形の陰謀や陰面を消去した図形を表示する
ものとしてディゲスバッファ法がある。
ものとしてディゲスバッファ法がある。
このディシスバッファ法では、立体図形の視点からの奥
行き値すなわちディシス値と輝度とを各画素毎に図形発
生装置前によって発生させ、このディシス値をディシス
バッファ装置に記憶させ、記憶されたディシス値とｔて
形発生装置からの現在の画素のディシス値と比較して現
在の画素のディジ値が小さいすなわち視点に近い画素だ
げについて７レームパツフアに輝度情報を膚き込み、視
点から遠い画素すなわち陰線または陰面より輝度を上げ
ることによりこれらの陰線等を消去するようにしていた
。
行き値すなわちディシス値と輝度とを各画素毎に図形発
生装置前によって発生させ、このディシス値をディシス
バッファ装置に記憶させ、記憶されたディシス値とｔて
形発生装置からの現在の画素のディシス値と比較して現
在の画素のディジ値が小さいすなわち視点に近い画素だ
げについて７レームパツフアに輝度情報を膚き込み、視
点から遠い画素すなわち陰線または陰面より輝度を上げ
ることによりこれらの陰線等を消去するようにしていた
。
第１図は、このようなディゲスバッファ法による陰線等
の消去を行なう図面処理装置のブ日ツク図であり、図形
発生装置く図示せず）から画素アドレス、画素輝度情報
及び画素ディシス値の信号が送られ、画業アドレスによ
ってディシスバッファ記憶装置１から、対応する画素デ
ィゲス値Ｐ′ｏＥＰが出力され、これがディシス比較回
路２に送られる。一方図形発生装置からは現在の画素の
ディゲス値ＰＤＥｐ が比較回路２に送られ、この回路
においてＰＱＥＰ とＰ’ＤＥＰとの大小比較が成され
、ＰＤＥＰがｐ’ｏｌ：ｐより小さい、すなわち現在の
画素が視点に近い１ｍ合には、ディシスバッファ記憶装
置１にディシス値ＰＤＥＰ ＩＪ！−書込まれるととも
に、７レームバツフア淳込み許可指令がゲート３０制御
入力に送られる。この指令によりゲート３が開いて画素
輝度情報がフレームバッファ４に送られ、当該画業の輝
度を上げ、これにより陰線や陰画の消失を行ってディス
プレイ５に表示していた。
の消去を行なう図面処理装置のブ日ツク図であり、図形
発生装置く図示せず）から画素アドレス、画素輝度情報
及び画素ディシス値の信号が送られ、画業アドレスによ
ってディシスバッファ記憶装置１から、対応する画素デ
ィゲス値Ｐ′ｏＥＰが出力され、これがディシス比較回
路２に送られる。一方図形発生装置からは現在の画素の
ディゲス値ＰＤＥｐ が比較回路２に送られ、この回路
においてＰＱＥＰ とＰ’ＤＥＰとの大小比較が成され
、ＰＤＥＰがｐ’ｏｌ：ｐより小さい、すなわち現在の
画素が視点に近い１ｍ合には、ディシスバッファ記憶装
置１にディシス値ＰＤＥＰ ＩＪ！−書込まれるととも
に、７レームバツフア淳込み許可指令がゲート３０制御
入力に送られる。この指令によりゲート３が開いて画素
輝度情報がフレームバッファ４に送られ、当該画業の輝
度を上げ、これにより陰線や陰画の消失を行ってディス
プレイ５に表示していた。
このように陰謀や陰画を消去した場合、不要な陰影が消
去されるので好ましいのであるが、三次元立四体形状の
内部に存在する空洞等も消去されてしまう不利があった
。
去されるので好ましいのであるが、三次元立四体形状の
内部に存在する空洞等も消去されてしまう不利があった
。
発明の目的
従って１本発明の目的は、陰線や陰面の消去機能を失う
ことなく必要な部分の陰線また陰面を残すことができる
ようにした図形処理装置を提供するにある。
ことなく必要な部分の陰線また陰面を残すことができる
ようにした図形処理装置を提供するにある。
発明の構成
かかる目的を達成するため、本発明による図形処理装置
では、ディシス比較回路の前後に可視化変換手段を設け
、この可視化変換手段に図形発生装置からのディゲス値
を入力し、可視化手段において必要に応じてディゲス値
を変更できるように構成している。従って、所望の陰線
または陰面の一部を消去することなく表示することがで
きる。
では、ディシス比較回路の前後に可視化変換手段を設け
、この可視化変換手段に図形発生装置からのディゲス値
を入力し、可視化手段において必要に応じてディゲス値
を変更できるように構成している。従って、所望の陰線
または陰面の一部を消去することなく表示することがで
きる。
実ｊ裔例
以下本発明の実施例について図面を参照しながら説明す
る。第、２図に本発明による図形処理装置のプ四ツク図
が示されており、本発明による装置では、第１図に示す
従来の装置のディシス比較回路２の前段に可視化変換手
段１０が設げられている点で大きく異なる。すなわち、
本発明による図形処理装置は、三次元立体［図形の各画
素のデイノ値を記憶するディシスバッファ記憶装置１と
、該記１、は装置１からのディシス値（Ｐ’ＤＥＰ）と
現在の画素のディゲス値（ＰＤＥＰ） とを比較して現
在の画素の可視／不ｕＪ硯を判定するディシス比較回路
２と、比較回路２からの書込み許可指令によって当該画
素の−ｆ度（・ｎ・服を馬込むようになったゲート３及
びフレームバッファ４と、図形発生装置（図示せず）か
らの現在の一部のディゲス値を変更するように比較回路
２の前段に設けられた可硯化変侠回路１０とから成る。
る。第、２図に本発明による図形処理装置のプ四ツク図
が示されており、本発明による装置では、第１図に示す
従来の装置のディシス比較回路２の前段に可視化変換手
段１０が設げられている点で大きく異なる。すなわち、
本発明による図形処理装置は、三次元立体［図形の各画
素のデイノ値を記憶するディシスバッファ記憶装置１と
、該記１、は装置１からのディシス値（Ｐ’ＤＥＰ）と
現在の画素のディゲス値（ＰＤＥＰ） とを比較して現
在の画素の可視／不ｕＪ硯を判定するディシス比較回路
２と、比較回路２からの書込み許可指令によって当該画
素の−ｆ度（・ｎ・服を馬込むようになったゲート３及
びフレームバッファ４と、図形発生装置（図示せず）か
らの現在の一部のディゲス値を変更するように比較回路
２の前段に設けられた可硯化変侠回路１０とから成る。
可視化変換手段１０には図りし発生袈１泣からの画素デ
イプス値信号の外に、陰線等の一部を消失しない信号、
すなわち可視化信号が人力され、この［ｇ変化信号が１
″にならない限り可視化変換回路１０は画素ディン０値
をそのままディシス比較回路２に送る。可視化信号が１
″になると、画素ディゲス値はｉｉＪ視化変化変換回路
１０り、デイプスバツファ記＋；１ 装置１からのディ
ゲス値ｐ’ｏ）：ｐより低い値（すなわち図形の視点に
近い位＠）に変更される。かかる機能な具現する構成の
一例が第３図に示されている。
イプス値信号の外に、陰線等の一部を消失しない信号、
すなわち可視化信号が人力され、この［ｇ変化信号が１
″にならない限り可視化変換回路１０は画素ディン０値
をそのままディシス比較回路２に送る。可視化信号が１
″になると、画素ディゲス値はｉｉＪ視化変化変換回路
１０り、デイプスバツファ記＋；１ 装置１からのディ
ゲス値ｐ’ｏ）：ｐより低い値（すなわち図形の視点に
近い位＠）に変更される。かかる機能な具現する構成の
一例が第３図に示されている。
第３図においては、可視化変換手段１０は１図形発生装
置からの画素ディゲス値を記憶するディシス値バッファ
レジスタ１１と、可視化信号を受けてバッファレジスタ
１１のディシス値を変更してその変更後の値なレジスタ
１１に書き込むディシス値変更回路１２と、該回路１２
からの完了信号に応答して開（ようになったゲート１３
とから成り、該ダート１３はデイプス値バッファレジス
タからのディシス値ＰＤＥＰ をディシス比較回路２に
送る。なお、ディシス値変更回路１２は、可視化信号が
ｔ′１”のとき、バッファレジスタ１１の内容を読み出
し、その画業のディゲス値がとりうる最小値（すなわち
最も視点に近い位置）に変更し、このディシス値をバッ
ファレジスタ１１を書込むとともに完了信号を発生して
、ディシス比較回路２に変更したディシス値を送る。可
視化信号が０”のとき、ディシス比較回路１２はバッフ
ァレジスク１１の内容は裕き替えずに完了信号のみを発
生し、実際の画素デイノス値をそのまま比較回路２に送
る。
置からの画素ディゲス値を記憶するディシス値バッファ
レジスタ１１と、可視化信号を受けてバッファレジスタ
１１のディシス値を変更してその変更後の値なレジスタ
１１に書き込むディシス値変更回路１２と、該回路１２
からの完了信号に応答して開（ようになったゲート１３
とから成り、該ダート１３はデイプス値バッファレジス
タからのディシス値ＰＤＥＰ をディシス比較回路２に
送る。なお、ディシス値変更回路１２は、可視化信号が
ｔ′１”のとき、バッファレジスタ１１の内容を読み出
し、その画業のディゲス値がとりうる最小値（すなわち
最も視点に近い位置）に変更し、このディシス値をバッ
ファレジスタ１１を書込むとともに完了信号を発生して
、ディシス比較回路２に変更したディシス値を送る。可
視化信号が０”のとき、ディシス比較回路１２はバッフ
ァレジスク１１の内容は裕き替えずに完了信号のみを発
生し、実際の画素デイノス値をそのまま比較回路２に送
る。
作動において、図形発生装置からの画素アドレスによっ
て対応するデイプス値”ＤＥＰがディプバッファ記徳装
匝１から出力され、ディシス比較回路２に人力される。
て対応するデイプス値”ＤＥＰがディプバッファ記徳装
匝１から出力され、ディシス比較回路２に人力される。
また、図形発生装置からの画素ディゲス値は可視化変換
回路１１のディシス値バッファレジスタ１１に１４き込
まれる。可視化信号が６１”すなわち陰線を残す場合に
はディシス比較回路１２がレジスタ１１に記憶した画素
ディシス値を、該ディプ値がとりうる最小値に変更して
バッファレジスタ１１の内容な変えるとともに完了信号
を発生し、変更したデイプス値ＰＤＥＰをディシス［を
較回路２に送る。比較回路２ではＰＤＥＰ ＜ Ｐ’Ｄ
ＥＰ なる判定がなされ、このディプ値ＰＤＥＰ がデ
イシスバツ７ア記憶装置１に１込まれるとともにフレー
ムバッファ書込み許可指令が発せられ、ダート３を開く
。これにより、図形発生装置からの画ｇ ｉ＋１度千Ｈ
報がフレーム・々ソファに書込まれ、ディスプレイ５に
は該画素部分が陰線（またはり面）であっても、該部分
が表示される。
回路１１のディシス値バッファレジスタ１１に１４き込
まれる。可視化信号が６１”すなわち陰線を残す場合に
はディシス比較回路１２がレジスタ１１に記憶した画素
ディシス値を、該ディプ値がとりうる最小値に変更して
バッファレジスタ１１の内容な変えるとともに完了信号
を発生し、変更したデイプス値ＰＤＥＰをディシス［を
較回路２に送る。比較回路２ではＰＤＥＰ ＜ Ｐ’Ｄ
ＥＰ なる判定がなされ、このディプ値ＰＤＥＰ がデ
イシスバツ７ア記憶装置１に１込まれるとともにフレー
ムバッファ書込み許可指令が発せられ、ダート３を開く
。これにより、図形発生装置からの画ｇ ｉ＋１度千Ｈ
報がフレーム・々ソファに書込まれ、ディスプレイ５に
は該画素部分が陰線（またはり面）であっても、該部分
が表示される。
なお、ｒ＋Ｊ硯化倍化信号０”の場合には、従来の装ａ
（’ｔ％ ／図）の作動と同じなので説明を省略する。
（’ｔ％ ／図）の作動と同じなので説明を省略する。
発明の効果
本発明によれば、陰線・陰面消去の喰能を失わせること
なく、該陰線や陰ｔｆＪの一部を消去させずに残すこと
ができ、従って、三次元立体図形の内部空洞等の表示が
可能になり、作図者に極めて有用である。
なく、該陰線や陰ｔｆＪの一部を消去させずに残すこと
ができ、従って、三次元立体図形の内部空洞等の表示が
可能になり、作図者に極めて有用である。
第１図は従来の図形処理装置のブロック図、第２図は本
発明による図形処理装Ｃのブロック図、第３図はｇＪ硯
化変洟回路の１つの具体例の回路図である。 ｌ・・・・ディ！スパソファ記憶装置、２・・・・ディ
シス比較回路、３，１３・・・・ダート、４・・・・フ
レームバッファ、１０・・・・・可視化変換回路、１１
・・・デイプス値バッファレジスタ、１２・・・・・デ
ィシス値変更回路。
発明による図形処理装Ｃのブロック図、第３図はｇＪ硯
化変洟回路の１つの具体例の回路図である。 ｌ・・・・ディ！スパソファ記憶装置、２・・・・ディ
シス比較回路、３，１３・・・・ダート、４・・・・フ
レームバッファ、１０・・・・・可視化変換回路、１１
・・・デイプス値バッファレジスタ、１２・・・・・デ
ィシス値変更回路。
Claims (1)
- 三次元立体図形の視点から奥への距離をディシス値とし
て画面の各画素単位で記憶するディシスバッファ記憶装
置と、この記憶装置からのディシス値と図形発生装置か
らの現在の画素のディシス値と比較して図形発生装置か
らの画素の可視、不可視を判定する比較回路とからなり
、三次元立体図形の陰線または陰面な消去するようにな
った図形処理装置において、１て形発生装置からの画素
ディシス値を可視化変換手段を介して前記比較回路に送
るように借成し、該可視変換手段が現在の画素のディシ
ス値を可視値へ変更できるように構成されていることを
特徴とする図形処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58221722A JPS60114970A (ja) | 1983-11-25 | 1983-11-25 | 図形処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58221722A JPS60114970A (ja) | 1983-11-25 | 1983-11-25 | 図形処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60114970A true JPS60114970A (ja) | 1985-06-21 |
Family
ID=16771230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58221722A Pending JPS60114970A (ja) | 1983-11-25 | 1983-11-25 | 図形処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60114970A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62137672A (ja) * | 1985-12-10 | 1987-06-20 | Seiko Instr & Electronics Ltd | グラフイツクテイスプレイ用隠面消去回路 |
| JP2000350236A (ja) * | 2000-01-01 | 2000-12-15 | Casio Comput Co Ltd | 画像表示装置 |
-
1983
- 1983-11-25 JP JP58221722A patent/JPS60114970A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62137672A (ja) * | 1985-12-10 | 1987-06-20 | Seiko Instr & Electronics Ltd | グラフイツクテイスプレイ用隠面消去回路 |
| JP2000350236A (ja) * | 2000-01-01 | 2000-12-15 | Casio Comput Co Ltd | 画像表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3656857B2 (ja) | フルモーション動画のｎｔｓｃ式表示装置および方法 | |
| ES2348853T3 (es) | Procedimiento y sistema que permiten a un usuario mezclar en tiempo real imagenes de sintesis con imagenes de video. | |
| EP0740272A2 (en) | Method and apparatus for fast rendering of three-dimensional objects | |
| JPH1153580A (ja) | ３次元画像処理装置及びビデオ合成方法 | |
| JPS6191777A (ja) | ビデオ画像形成装置 | |
| JPS59114632A (ja) | 強調装置付表示装置 | |
| JPS59231591A (ja) | 画像表示装置 | |
| JPS634380A (ja) | 計算機図形処理装置 | |
| JP2600904B2 (ja) | 画像合成方法およびその装置 | |
| JP2761220B2 (ja) | 三次元図形表示システム | |
| JPS61187083A (ja) | 画素情報記憶装置 | |
| JP2000181440A (ja) | 表示装置 | |
| JPS61206082A (ja) | 部分消去制御回路 | |
| JPS62243078A (ja) | グラフイツクデイスプレイの隠面消去方法 | |
| JPS6242280A (ja) | グラフイツクデイスプレイ装置 | |
| JPS60114969A (ja) | 図形処理装置 | |
| JPH07182534A (ja) | ３次元コンピュータグラフィックスシステム | |
| JP2633909B2 (ja) | 三次元図形表示方法 | |
| JPS61290486A (ja) | 表示制御装置 | |
| JPS60241126A (ja) | コンピユ−タにおける任意パタ−ンのスクロ−ル方式 | |
| JPS5866991A (ja) | カ−ソル表示制御方式 | |
| JPH0282315A (ja) | 間引き表示機能付マルチウィンドウ処理装置 | |
| JPH0729031A (ja) | 画像合成装置 | |
| JPH0573019A (ja) | 画像合成表示装置 | |
| JPH0697388B2 (ja) | 画像表示装置 |