JPS634380A - 計算機図形処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、コンピュータ・グラフィックス（計算機図形
処理）における図形画像の生成と表示に間し、具体的に
は、表示しようとする多角形に対する領域ぬりつぶしの
方法と装置の改良に関する。

Ｂ、従来技術 ］ンピュータ・グラフィック表示システムとは、ラスク
走査表示装置上でグラフィック・イメージ（図形画像）
を生成および表示するコンピュータ・システムのことで
ある。こうしたグラフィック・イメージは、システムの
メモリに記憶されたディジタル・データから誘導される
。そのデータは、通常２次元または３次元座標系におい
て点の形で記憶されている。その座標系では、点は三角
形など多角形の頂点に対応する。これらの多角形は、最
終的な表示対象物となる、より大きな対象物の「構成ブ
ロック」を形成する。

代表的なラスタ・グラフィック表示システムが、第１図
に図示されでいる。グラフィック・システムは、本体コ
ンピュータ１０とインターフェースし、グラフィック制
御プロセッサＣＧＣＰ）１２）変換プロセッサ（ＴＲＰ
）１４および作図プロセッサ（ＤＲＰ）１６から構成さ
れる。これらの各部はバイブライン方式で動作する。こ
れらは通常専用プロセッサであり、独自の書込み可能制
御記憶機構２０．２２．２４に常駐する事前に記憶され
た１組のマイクロコードイヒプログラムを使って、作業
用メモリ２６．２８．３０に常駐するグラフィック・プ
ログラムを実行する。これらは独自の作業用メモリ２６
．２８．３０を使って、プログラムが使用する定数とパ
ラメータを記憶する。

グラフィック・プログラムは、本体コンピュータ１０か
ら通信リンクを介してグラフィック表示システムにロー
ドされる。

こうしたシステムでは、データの流れは、グラフィック
制御プロセッサ１２−変換プロセッサ１４−作図プロセ
ッサ１６のバイブラインを経てビデオ画素メモリ（ＶＰ
Ｍ）３２に達し、次いでビデオ・ルック・アップ（索引
）・テーブル４０へ、さらにモニタ３４に達して表示さ
れる。

基本的幾何図形（プリミティブ）−線（ベクトル）、マ
ーカ、多角形（多角形の辺）−にとって、こうしたグラ
フィック・システムの各機能上の区分は以下の通りであ
る。グラフィック制御プロセッサ１２はその作業用メモ
リ２６から命令を取り出して処理する。グラフィック制
御プロセッサ１２は、変換とクリッピングを行なうため
、変換プロセッサ１４に幾何図形データを伝える。また
コマンド（たとえば、フレーム制御ｌ）命令を作図プロ
セッサ１６に伝える。

変換プロセッサ１４は、グラフィック制御プロセッサ１
２から幾何図形データ（たとえば、線の端点）を受は取
る。変換プロセッサ１４はデータの座標を変換し、クリ
ップし、画面上で作図するため、作図プロセッサ１６ヘ
データを伝える０作図プロセッサ１６は幾何図形データ
ー変換プロセッサ１４からの線、文字、マーカ、（ぬり
つぶすべき）多角形−を受は取り、データをラスタ化し
、表示するためビデオ画素メモリ３２に送る。

作図プロセッサ１６はグラフィック制御プロセッサ１２
からのコマンド命令も受は取る０作図プロセッサ１６は
、前置プロセッサ４２）領域ぬりつぶしサブシステム４
４、ベクトル・ラスタ変換器３６および固定文字生成器
３８を含む。

上記のシステムはバイブライン方式で作動する。

したがって、任意の時点において、第１図に参照番号４
６の点によって示すように、複数の点がシステムの各種
要素によって同時に処理中のこともあり得る０図のよう
に、説明のために選んだ任意の時点において、表示対象
物の点１は領域ぬりつぶしサブシステム４４によって処
理中であり、点２は前置プロセッサ４２によって処理中
であり、点３は変換プロセッサ１４によって処理中であ
り、点４はグラフィック制御プロセッサ１２によって処
理中であり、点５．６以下はなお作業用メモリ２６内に
ある。

コンピュータ・グラフィック・システムの上記の態様は
、−般に知られている。こうしたシステムの例は、１８
Ｍ５０８０グラフイツク・システム、モデル２である。

これは、ＩＢＭコーポレーションから入手できる、１８
Ｍ５０８０グラフイツク・システム：解説書、５０８０
モデル２）著作権、１９８６年、ＩＢＭ、資料番号ＧＡ
２３−２０１２−０に記載されている。

本発明は、領域ぬりつぶしサブシステム４４によっても
たらされる機能に関するものである。

比較的効率のよい従来技術の領域ぬりつぶし技法の１つ
は、走査線アルゴリズムに基づく技法であり、フオリー
（Ｆｏｌｅｙ　）とヴアン・ダム（ＶａｎＤａｍ　）の
「コンピュータ・グラフィックスの基礎（Ｆｕｎｄａｍ
ｅｎｔａｌｓ　ｏｆ　Ｃｏｍｐｕｔｅｒ　Ｇｒａｐｈｉ
ｃｓ　）　Ｊアジソン・ウニズリ−出版社（Ａｄｄｉｓ
ｏｎ−Ｗｅｓｌｅｙ　）　１９８２）ｐｐ、４５６−４
６０に記載されている。

この方法を背景技術として紹介する。

−連の連続する頂点によって特定される境界によって画
定される領域を考えてみる（２つの連続する頂点は境界
の一辺を形成する）。

ｘＯ，ｙＱ； ｘｌ、ｙｌ； ｘ２＋ｙ２； Ｘ　　ｎ　　＋　　　Ｖ　　ｎ　　＋ ただし、（ｘｏｔ　ｙＯ）＝（ｘｎ、ｙｎ）である。

この従来技術によるプログラムの流れは以下の通りであ
る。

（１）Ｘ、ｙデータの読取り。

（２）多角形分類サブルーチンを呼び出し、端点の最小
のｙ値に応じて辺テーブルに辺を分類する。

（３）すべての辺を分類した後、作図段階に入る。

ａ、多角形をぬりつぶすため、走査線アルゴリズムを使
用する。

ｂ、下端から上端まで多角形をぬりつぶす。

（ｙ値を増分していく。）。

各ｙ値にたいして、走査線は左から右へ移動する。各走
査線にだいしては、走査線が交差する辺だけを考える。

こうした辺は交点のＸ座標に応じて分類され、活動辺テ
ーブルに配列される。

Ｘ値がｃｌ、Ｃ２）Ｃ３、ｃ　４−　ｃ　ｎであると仮
定すると、Ｃ１からＣ２）Ｃ３からＣ４などと線分が引
かれ、その走査線上の多角形をぬりつぶす。

上記の段階（３）はハードウェアで実現できる。

上記の技法において分類を行なわなくてもよいようにす
るために、特殊ビット・ブレーンを使って領域ぬりつぶ
しを実現することができる。これは、以下のように実行
される。

（１）ブリゼンハム線生成アルプリズム（ブリゼンハム
（Ｂｒｅｓｅｎｈａｍ　）　ｒディジタル作図装置のコ
ンピュータ制御用アルゴリズムＪＩＢＭシステム・ジャ
ーナル（１）１９６５、ｐｐ、２５−３０）を使って、
特殊ビット・ブレーンに多角形の辺を作図する。このビ
ット・ブレーンに作図された（多角形の境界の）画素は
、マーク画素と呼ばれる。

（２）走査線アルゴリズムを使ってフレーム・バッファ
内で多角形をぬりつぶす、多角形は下端から上端へとぬ
りつぶされる（ｙ値を増分させる）。

各ｙ値に対し、走査線は左から右に走る。

走査線がマーク画素に当たると、Ｆフラグが１に設定さ
れ、走査線が別のマーク画素に当りＦフラグがＯに設定
されて、ぬりつぶしが停止されるまで、水平線がぬりつ
ぶされる。

走査線のＸ値は、走査線が別のマーク画素に当たるまで
増分される。別のマーク画素に当たると、上記の処理が
繰り返される。または、走査線が画面の右端に到達し、
処理が終了する。

上述の従来技術による手法は、表示に使用されたラスク
装置が画素により線を形成する性質であるため、いくつ
かの問題がある。こうした問題は、−般に奇数個の画素
が送向の走査線にそった線分を占めることから生じる。

いくつかの例を挙げてこうした問題を例示する。

（１）頂点の単−画素 第２図において、走査線が、画素Ａから画面の右上の画
素までの線をぬりつぶしてしまう。

（２）水平線 第２国の三角形を再度参照する。５つの画素をもつ下か
ら２番目の線が、画素Ｂがら画面の右端に到る線をぬり
つぶさせてしまう。

（３）上記２項目の混合 ブリゼンハム・アルプリズムを用いるため、第３図に示
すように三角形の頂点が奇数個の画素で作られることも
ある。

（４）第４図のちょうネクタイ型の多角形では、走査線
アルゴリズムが、交点から画面の右端に到る線をぬりつ
ぶしてしまう 辺の作図に規則を設ける形の上記の問題に対する解決法
が提案された。それは、ＲｌＡ、アーンショウ（Ｅａｒ
ｎｓｈａｗ　）編集のＮＡＴＯＡＳＩシリーズ、Ｖｏｌ
、１７、コンピュータ・グラフィック用基本アルゴリズ
ム（Ｆｕｎｄａｍｅｎｔａｌ　Ａｌｇｏｒｉｔｈｍｓｆ
ｏｒ　Ｃｏｍｐｕｔｅｒ　Ｇｒａｐｈｉｃｓ　）、１９
８５年、に所載のＡ、ゲイ（Ｇａｙ　）の論文「境界に
よって画定される領域ぬりつぶしの実用的インプリメン
テーションの経験（Ｅｘｐｅｒｉｅｎｃｅ　ｉｎ　Ｐｒ
ａｃｔｉｃａｌＩｍｐｌｅｍｅｎｔａｔｉｏｎ　ｏｆ　
Ｂｏｕｎｄａｒｙ−Ｄｅｆｉｎｅｄ　ＡｒｅａＦｉｌｌ
　）　Ｊに記載されている。この手法を要約すると下記
の通りである。まず、用語を明確にする。

ブリゼンハム・アルゴリズムでは、線がへ分円１．４．
５または８にある場合、生成される線は水平方向の画素
移動を行なう。第５図を参照すると、２つの水平方向の
移動、続いて１つの斜方向の移動、３つの水平方向の移
動、１つの斜方向の移動などが起こる。

各水平線分はラン（Ｒｕｎ　）と呼ばれる。

第５図には、長さ３．４．３．４．３のランが示されて
いる。

以下に、上記のＡ、ゲイ、の技法から導かれる規則を要
約する。

（１）特殊ビット・ブレーン上に辺を作図する場合、常
にＸＯＲモードを使用すること（作図された画素値は入
力画素値とその画素位置にあった既存の値の排他的ＯＲ
の結果である）。

（２）線の最初の画素は作図しないこと。

（３）水平線は作図しないこと（Δｙ＝０の場合、作図
しないこと）。

（４）水平でない線では、下端から上端へ作図すること
。

（５）各水平方向のランでは、そのランの最初の画素だ
けを描くこと。（画素がベクトルの起点にない場合）。

第６図、第７図および第８図に、この方法を使用して第
２図、第３図および第４図に関連して示した特殊ビット
平面上での辺の作図が示されている。ｒｘＪは描かれな
い画素を示す。他の方法ではこれらの画素は第２図、第
３図および第４図のように描かれるはずである。

上記の従来技術で提案された方法は、奇数個の画素の問
題を解決するが、除去するのが望ましい制限がある。ま
ず、領域ぬりつぶしの走査段階で、多角形がとても小さ
い場合、画面全体を左から右に走査しなければならない
、これはあまり効率的ではない。第２に、ユーザが指定
した境界の色が多角形の内部の色と異なっている場合、
あるいは境界には色を付けない場合、この方法は失敗す
るか、またはメモリ内の境界リストを再び走査しなけれ
ばならない。このため、性能が低下する。第３に、上記
の方法はパイプライン式グラフィック処理システムでの
効率のよい処理には役に立たない。たとえば、第１図に
示すようなパイプライン式グラフィック処理システムに
おいて、線分の端点を下記のように仮定する。

点１　　　（１００，１００） 点２　　　（２００，５０） 点３　　　（１００，０） 点４　　　（５０，５０） 点５　　　（１００，１００）　　（＝点１）上記の従
来技術の手法をこの場合に適用するには、ＤＲＰ１６の
前置プロセッサ４２（第１図）が少なくとも２点の座標
用のバッファをもってなければならない、というのは、
この手法では処理を下端から上端へ行なう必要があるか
らである。

したがって、下記の順序で領域ぬりつぶしサブシステム
４４にデータを送らなければならない。

点２ 点１ 点３ 点２ 点３ 点４ 点４ 点５ これは、こうしたパイプライン式グラフィック処理シス
テムの点処理の最も効率のよい順序ではない、実際、こ
の技術では、次に処理される点の正確な順序を決定する
ために少なくとも１つの前−理段階が余分に必要である
。点処理の最も効率のよい順序は、単に次の通りである
。

点１ 点２ 点３ 点４ 点５　（＝点１） Ｃ０開示の概要 本発明は、多角形の表示対象物の頂点の位置に対応する
データをラスク走査データに変換し、表示端末へのラス
ク走査読出しのためにこのラスク走査データをバッファ
に供給するためのプロセッサを備えた、コンピュータ・
グラフィック表示システムを提供する。このシステムは
、対象物の領域ぬりつぶしを行なうサブシステムを含む
、このサブシステムは、表示すべき対象物のマークされ
た辺の画素に関する情報を記憶するためのビット・ブレ
ーンを含む、表示すべき対象物の各画素を表示するため
の複数ビットを記憶するための記憶機構を含む。ぬりつ
ぶし線を生成するための第１の線生成器も、設けられて
いる。ビット・ブレーンにマークされた辺の画素を生成
するための第２の線生成器が設けられている。さらに、
表示すべき対象物を含む画面範囲に対応する座標値を記
憶するためのレジスタが設けられている。最後に、記憶
されている前記座標値によって限定される画面部分のみ
を処理することにより、表示すべき対象物をぬりつぶす
ように、記憶機構と線生成器の動作を制御するプロセッ
サが設けられている。

この様にして、多角形のＸ方向の範囲またはＹ方向の範
囲、あるいは多角形のＸ、Ｙ両方向の範囲を決定し、走
査すべき領域を分離することもできる０次いで、これら
の範囲を、１つ以上のハードウェア・レジスタに記憶し
、Ｘ方向またはＹ方向あるいは両方向の範囲を追跡する
のにそれを使用することができる。これにより、はんの
小さな多角形しか表示する必要のない場合に画面全体を
走査しなければならないという要件から生じる効率の悪
さがなくなる。

さらに、境界の色が多角形の内部の色と異なる場合、境
界画素を記憶する特殊ビット・ブレーンのおかげで、メ
モリ内の境界リストを何度も走査する必要がなくなる。

最後に、本発明は、処理中に１つ以上の点を緩衝用に記
憶する必要なく、パイプライン式グラフィック処理シス
テムを効率よく利用できるサブシステムを提供する。

Ｄ、実施例 第９図は、前置−プロセッサ４２およびビデオ画素メモ
リ３２と一緒に動作する本発明の領域ぬりつぶしサブシ
ステム４４の好ましい実施例の構成図である。２つの特
殊ビット・ブレーンが設けられている。１つは境界ビッ
ト・ブレーン１００と呼ばれ、他の１つは領域ぬりつぶ
しビット・ブレーン１０２と評ばれる。特殊ビット・ブ
レーン１００．１０２用に通常の記憶制御機構１０４が
設けられている。また、排他的ＯＲ／バス・スルー論理
回路１０６も設けられている。ビデオ画素メモリ３２用
にも通常の記憶制御機構１０７が設けられている。第９
図に示しである他の回路は、ビット・ブレーン１００．
１０２用のアドレス・カウンタ１０８、やはりビット・
ブレーン１００．１０２用の書込み許可セレクタ論理回
路１１０、マーク画素抽出回路１１２およびビット・ブ
レーン１００．１０２用の書込み制御回路１１４である
。

ビデオ画素メモリ３２用に書込み許可レジスタ１１６と
アドレス・カウンタ１１８が設けられている。また、ビ
デオ画素メモリ３２用に、境界カラー・レジスタ１２０
と内部カラー・レジスタ１２２も設けられている。ベク
トル生成器１２４が設けられ、走査制御論理回路１２６
も設けられている。最後に、走査領域レジスタ論理回路
１２８が設けられている。

まずブリゼンハム・アルゴリズムについて検討した後、
第９図に示した実施例の操作を説明することにする。

ラスク表示装置での線生成のためのブリゼンハム・アル
ゴリズムは、簡単には下記のように記述できる。

線の起点が（ｘｌ＋ｙｌ）で、終点が（ｘ２゜ｙ２）で
あると仮定すると、 Δｘ＝ｘ２−ｘｌ、かつ、 Δｙ＝ｙ２−ｙｌ である。

ΔＸ〉Δｙ　＞Ｏ，線が最初の八分円にあると仮定して
、 Ｃ１＝　２ΔＹ−２ΔＸ　かつ Ｃ２＝　２Δｙ、　と置く。

このアルプリズムを実施するプログラムは下記の通りで
ある。

画素作図プログラム Ｄ＝２Δｙ−ΔＸ ｘ　＝　ｘｉ ｙ　＝　ｙｌ Ｄｒａｗ　（ｘＬ　ｙｌ） Ｗｈｉｌｅｘ＜ｘ２ ｘ：＝ｘ＋１ ｉｆＤ＜Ｏ Ｄ　＝　Ｄ　＋　Ｃ２／”水平移動＊／１ｓｅ ｙ　＝　ｙ　＋　１７＝対角移動：／ Ｄ　　＝　　Ｄ　　＋　　ＣＩ Ｄｒａｗ　　（ｘ、ｙ） Ｅｎｄ　　（ｗｈｉｌｅ）。

次に第９図に示した実施例の操作を説明する。

ブリゼンハム・アルゴリズムを実施する上記のプログラ
ムは、ΔＸ、Δｙ　および １Δｙ１−１Δｘ１の３つの符号ビットを使って、すべ
ての八分円でベクトルを生成するために使用される。ル
エラン（Ｌｌｅｗｅｌｙｎ　）とロビンズ（Ｒｏｂｉｎ
ｓ　）の「ブリゼンハム・アルゴリズム使用による点の
生成（Ｇｅｎｅｒａｔｉｏｎ　ｏｆ　ＰｏｉｎｔｓＵｓ
ｉｎｇ　Ｂｒｅｓｅｎｈａｍ’ｓ　Ａｌｇｏｒｉｔｈｍ
　）　Ｊ　Ｉ　Ｂ　Ｍテクニカル・ディスクロージャ・
プリテン、Ｖｏｌ、２０（９）、２／１９７８、に、パ
ラメータのセットアツプに関する詳細な情報が示されて
いる。ハードウェアのセットアツプに関する詳細な情報
は、前掲のＪ、ブリゼンハムの「ディジタル作図装置の
コンピュータ制御用アルプリズムＪＩＢＭシステムズ・
ジャーナル、１９６５年、ｐｐ、２５−３０、および前
掲のＪ、フォリーとヴアン・ダムの「対話式コンピュー
タ・グラフィックスの基礎（Ｆｕｎｄａｍｅｎｔａｌｓ
　ｏｆ　Ｉｎｔｅｒａｃｔｉｖｅ　ＣｏｍｐｕｔｅｒＧ
ｒａｐｈｉｃｓ　）　Ｊ、アジソン・ウニズリ−出版社
、１９８２年、ｐｐ、４３３−４３６に出ているや本発
明の好ましい実施例では、そのプログラムは、ベクトル
生成器１２４で実施される。したがって、ベクトル生成
器１２４で生成された信号が、ビデオ画素メモリ３２と
境界ビット・ブレーン１００中で多角形の境界用の画素
の作図に使用される。

こうした信号は、ＰＯ８ｘ％ＤＩＲｘ％　ｐｏ　ｓ　ｙ
。

ＤＩＲｙおよびＷ　Ｐ　Ｉ　ｘである。

画素を作図する際に、２種の試況が可能である。

（１）位置（ｘｌ、ｙｌ）（境界線分の第１画素）への
通常のグラフィック移動（Ｍ　ＯＶ　Ｅ　）操作。

こうした移動（ＭＯＶＥ　’Ｉ操作では、それが線の最
初の画素なので、増分作図（プロットを増やすこと）は
必要でない。

（２）１画素の増分作図−（ｘ、ｙ）位置を隣接する８
つの位置のうちの１つに１画素分移動する。

この場合、ＰＯＳｘ、Ｄ　Ｉ　Ｒｘ、Ｐｏ５ｙおよびＤ
ＩＲｙ信号が必要である。

Ｘ方向移動では、下記の関係が適用される。

ＰＯＳｘ　　　　ＤＩＲｘ 右　　　　　　　　　　１１ 左　　　　　　　　　　　１０ 移動なし　　　　ＯＯまたは１ ｙ方向移動では、下記の関係が適用される。

ｐｏｓｙ　　　　ＤＩＲｙ 上方　　　　　　１１ 下方　　　　　　１０ 移動なし　　　　ＯＯまたは１ ベクトル生成器１２４への人力は、ΔＸおよびΔｙであ
る。それらは、前置プロセッサ４２によってベクトル生
成器１２４にロードされる。ベクトル生成器１２４は、
ついで、ΔＸ、Δｙ、！ΔＸ１および１Δｙ１を計算す
る。ＰＯＳｘ、ＤＩＲｘ、Ｐｏ５ｙおよびＤＩＲｙが、
前記の信号に基づいて、表１に示すように決定される。

表１ ＋＋　　＋　　−１１０１ ＋＋　　＋　　＋１　１　１　１ ＋＋　　　　−０１１１ ＋＋　　　　＋１　１　１　１ −＋−−００１１ −＋　　　　＋１　０　１　１ −＋　　＋　　−１００１ −＋＋＋１０１１ ＋−１ｏｏ。

＋＋１０１０ −ＯＯ１０ ＋１　０　１　０ ＋−−−０１１０ ＋−＋１１１０ ＋−＋−１１００ ＋−＋　　＋１　１　１　０ ８つの各へ分円における可能なあらゆる移動が、表１で
カバーされることに注意すべきである。ベクトル生成器
１２４の出力は、境界ビット・ブレーン１００、領域ぬ
りつぶしビット・ブレーン１０２およびビデオ画素メモ
リ３２への境界線分の書込みを制御するのに使用される
。このことについては、下段でより詳しく説明する。

Ｗ　Ｐ　Ｉ　ｘ信号は、作図操作と移動操作とを区別さ
せる。ＷＰＩｘが「１」の場合、作図操作が指示される
。ＷＰＩｘが「０」の場合、増分移動操作が指示される
。増分移動操作では、アドレス・カウンタは更新される
が、画素は書き込まれない。

作図操作では、アドレス・カウンタが更新され、画素も
書き込まれる。

領域ぬりつぶしビット・ブレーン１０２にぬりつぶすべ
き多角形の境界のマーク画素を描くかどうかを決定する
ための規則は以下の通りである。

（１）領域ぬりつぶしビット・ブレーン１０２上でのマ
ーク画素の作図はＸＯＲモードで行なわれる。

（２）水平方向の線は作図されない（Δｙ＝ｏの場合、
作図してはならない。） （３）ブリゼンハム・アルゴリズムが、線の画素を生成
するのに使用される。現在の画素（ｘ、ｙ）がマーク画
素であるかどうかを決定するために、次の画素（ｘ’＋
ｙ’）が生成される。

ａ、ｙ“＝ｙの場合、（ｘ＋ｙ）は作図されない。

ｂ、ｙ’＞ｙの場合、（ｘ、ｙ）は作図される。

ｃ、ｙ’（ｙで、がっ（ｘｔｙ）がｙ’＜ｙである線分
の最初の画素でない場合、（ｘ、ｙ）は作図される。

（４）Δｙが負の場合、線の最後の画素が作図される。

領域ぬりつぶしビット・ブレーン１０２上にマーク画素
を生成する場合の流れ図を、第１０（ａ）図と第１０（
ｂ）図に示す。７つの例を第１１（ａ）〜１１（ｆ）図
に示す。

このアルゴリズムを実施するために書込み信号と呼ばれ
る信号が生成される。この信号は、領域ぬりつぶしビッ
ト・ブレーン１０２に書き込むがどうかを決定する。書
込み信号とは、実際には、領域ぬりつぶしビット・ブレ
ーン１０２のデータ入力線に印加されるデータ信号であ
る。ある画素を領域ぬりつぶしビット・ブレーン１０２
に書き込む場合、この信号は「１」であるが、画素を書
き込まない場合、それは「０」である。境界作図操作モ
ードの間は、境界ビット・ブレーン１００および領域ぬ
りつぶしビット・ブレーン１０２への書込みは共に常に
書込み許可されている。すなわち、書込み信号であるデ
ータ信号は、上記のマーク画素抽出アルプリズムを実施
したものである。

走査領域レジスタ論理回路１２８は、現在の多角形を含
む走査すべき限定領域の端点のアドレスを記憶する。こ
れらのアドレスは、走査がいつ終わるかを決定する比較
操作の際に使用される。

第９図に示した実施例の動作を、より詳細に説明する。

この説明は、実施例が動作する様々なモード別に行なう
。最初に初期設定モードを説明し、続いて境界作図モー
ドを説明し、その後、走査モード、最後につぎの領域ぬ
りつぶしのための消去（クリア）モードの説明を行なう
。

第１２図には、電源が入った後、最初の領域ぬりつぶし
操作の初期設定に関わる実施例の部分を示す、第９図に
示した実施例の部分構成図が示されている。この初期設
定動作では、前置プロセッサ４２が走査領域レジスタ論
理回路１２８の４つの走査領域レジスタ１５０．１５２
．１５４．１５６を画面全体をカバーするように設定す
る。すなわち、Ｘｍｔｎ１５０は０に設定され、Ｘｍａ
ｘ１５２は１０２３に設定され、ｙｌ、１１ｏ１５４は
Ｏに設定され、’／　ｍａｘ　１５６は１０２３に設定
される。次いで、前置プロセッサ４２が走査制御論理回
路１２６に消去（クリア）コマンドを出す。

その後、走査制御論理回路１２６は、画面の最初のアド
レスから最後のアドレスまでアドレス・カウンタ１０８
に対する走査制御更新信号（ＰＯＳｘ、ＤＩＲｘ、Ｐｏ
５ｙＳＤＩＲｙ）を順次生成することによって、領域ぬ
りつぶしビット・ブレーン１０２と境界ビット・ブレー
ン１００の両方を消去する。消去コマンドは（下段でよ
り詳細に説明する）２つのマルチプレクサ１６０．１６
２にも印加される。マルチプレクサ１６０．１６２は、
「０」を、境界ビット・ブレーン１００と領域ぬりつぶ
しビット・ブレーン１０２の両方の入力データ線に印加
させ、「１」を、これら２つのブレーン１００．１０２
の書込み許可（ｗｅ）入力端に印加させる。

次いで、前置プロセッサ４２は、走査領域レジスタ１５
０．１５２．１５４．１５６を次の値に設定する。すな
わち、Ｘｍ＋ｎ１５０＝１０２３、Ｘｍａｘｌ　５２　
＝　０１Ｍｍ＋ｎｌ　５４　＝　１０２３、ｙｍａｘｌ
　５６　＝　Ｏｏ 最後に、前置プロセッサ４２は、境界カラーレジスタ１
２０と内部カラー・レジスタ１２２に選択された色の値
をロードする。これにより、電源を入れた後の最初の領
域ぬりつぶし操作の初期設定が完了する。

第１３図には、境界作図モードに関する実施例の部分を
示す第９図に示した実施例の部分構成図が示されている
。次に、境界作図モード中の操作を説明する。まず、前
置プロセッサ４２が、処理すべき最初のベクトルのｘｌ
ｔｙｌをアドレス・カウンタ１０８と１１８および走査
領域レジスタ論理回Ｍ１２８にロードする。

次に、前置プロセッサ４２は、領域ぬりつぶしビット・
ブレーン１０２と境界ビット・ブレーン１００の両方を
使用可能にし初期設定する。その後、前置プロセッサ４
２はΔＸとΔｙの値をベクトル生成器１２４にロードす
る。最後に、前置プロセッサ４２は、走査領域レジスタ
論理回路１２８にｘ２とｙ２ｔ−ロードする。境界作図
モードでは、前置プロセッサにロードされた初期データ
に基づいて、ベクトル生成器１２４が、線２００上に、
信号ＰＯ３ｘ、ＤＩＲｘＳＰｏｓｙ、ＤＩＲｙおよびＷ
　Ｐ　Ｉ　ｘをクロック・アウトする。ＰＯＳｘとＤＩ
Ｒｘがアドレス・カウンタ１０８に供給され、ｐｏｓｙ
とＤＩＲｙも同様にアドレス・カウンタ１０８に供給さ
れる。ｐｏｓｙはマーク画素抽出論理回路１１２に供給
される。Ｗ　Ｐ　Ｉ　ｘは、書込み可能セレクタ論理回
路１１０と書込み可能レジスタ１１６に供給される。Ｐ
ＯＳｘ、ＤＩＲｘ、Ｐｏ５ｙおよびＤＩＲｙは、アドレ
ス・カウンタ１１８にも供給される。マルチプレクサ２
５０は境界の色に応じて選択される。

各クロック・サイクルごとに、アドレス・カウンタ１０
８と１１８は、ブリゼンハム・アルゴリズムに従ってｘ
　１　＋　ｙ　１からｘ　２　＋　ｙ　２へ更新される
。アドレスが更新されるとき、境界画素が境界ビット・
ブレーン１００とビデオ画素メモリ３２に書き込まれる
。マーク画素は上記のアルプリズムに従って領域ぬりつ
ぶしビット・ブレーン１０２に書き込まれる。このアル
ゴリズムは、下段で両方とも詳しく説明する、マーク画
素抽出論理回路１１２と排他的ＯＲ／パス・スルー論理
回路１０６によって実施されている。ベクトルの最後の
画素が書き込まれ、次のベクトルがロードされて、たっ
た全説明した処理がそのベクトルについて実行され、以
下同様にして多角形全体の境界が処理されるまで、作図
が続けられる。

第１４図には、マーク画素抽出論理回路１１２）アドレ
ス・カウンタ１０８および書込み許可レジスタ／セレク
タ論理回路１１０のより詳細な構成図が、ベクトル生成
器１２４と共に示されている。

図のように、ＰＯＳｘ、Ｄ　Ｉ　Ｒｘ、Ｐｏ５ｙおよび
Ｗ　Ｐ　Ｉ　ｘを含む１４！２００が、ベクトル生成器
１２４の出力である。ベクトル生成器１２４から、ＰＯ
ＳｘとＤＩＲｘはＸアドレス・カウンタ１０８ａに、Ｐ
ｏ５ｙとＤ　Ｉ　ＲｙＬｔＹアドレス・カウンタ１０８
ｂに印加される。前置プロセッサ４２と走査領域レジス
タ論理回路１２８（第９図）から出て、初期値をレジス
タ１０８ａと１０８ｂにロードさせる線２０２に注目す
べきである。前置プロセッサ４２は、境界作図モードの
始めにレジスタ１０８ａと１０８ｂのロード操作を行な
う。

走査領域レジスタ論理回路１２８は、領域ぬりつぶしモ
ードの始めに１０８ａと１０８ｂのロード操作を行なう
。Ｗ　Ｐ　Ｉ　ｘは、線２００から抽出されて書込み許
可レジスタ／セレクタ論理回路１１０のレジスタ２０４
に印加される。ｐｏｓｙは、１４！２００から抽出され
てＡＮＤゲート２０６．２０８および２１０の入力端に
印加される。ＡＮＤゲート２１０のもう一方の入力は、
ベクトル生成器１２４からのΔｙの符号（口ＯＪ＝正、
「１」＝負）に相当する信号である。Δｙ倍信号符号は
、インバータ２１２″ｊ！：介してＡＮＤゲート２０６
のもう一方の入力端と、別のＡ　Ｎ　Ｄゲート２１４の
１つの入力端にも印加される。ＡＮＤゲートのもう一方
の入力は、ベクトル生成器１２４からのカウント二〇信
号である。ＡＮＤゲート２１ｏの出力は、Ｄ入力端が「
１」にラッチされているＤ型フリップ・フロップのクロ
ック入力端に印加される。Ｄ型フリップ・フロップ２１
６のＱ出力はＡＮＤゲート２０８のもう一方の入力端に
印加され、ＡＮＤゲート２０８の出力はＯＲゲート２１
８の一方の入力端に印加される。ＯＲゲート２１８の第
２の入力は、ＡＮＤゲート２０６の出力である。

ＯＲゲート２１８の第３の人力は、Ａ　Ｎ　Ｄゲート２
１４の出力である。ＯＲゲート２１８の出力は、マルチ
プレクサ２２０の一方の入力端に印加され、マルチプレ
クサ２２０のもう一人の入力端は「０」にラッチされる
。第２のマルチプレクサ２２２は、−方の入力端が「１
」にラッチされ、もう−方の入力端が「０」にラッチさ
れる。マルチプレクサ２２０と２２２は両方とも、消去
モードのために「０」を選択する信号によって選択され
る。

書込み許可レジスタ／セレクタ論理回路１１０のレジス
タ２０４の出力は、マルチプレクサ２２４の一方の入力
端に印加され、マルチプレクサ２２４のもう一方の入力
は１にラッチされている。

マルチプレクサ２２４は、その選択入力端２２５上の信
号値１によって消去モードに選択される。

マルチプレクサ２２４の出力は、領域ぬりつぶしビット
・ブレーン１０２と境界ビット・ブレーン１００の書込
み許可入力端に印加される。

マルチプレクサ２２０の出力は、書込み信号であり、領
域ぬりつぶしビット・ブレーン１０２の書込みデータ入
力端に印加される。マルチプレクサ２２２の出力２２１
は、境界ビット・ブレーン１００の書込みデータ線に印
加される。Ｄ型フリップ・フロップ２１６の消去（クリ
ア）入力２３０は、１本の線が作図された後、次の線の
作図が始まる前にクロックされることに注意すべきであ
る。

マーク画素抽出論理回路１１２は、マーク画素の選択に
関して上記のアルゴリズムを実施する。

すなわち、画素が最初の画素でない場合、ＡＮＤゲート
２０８の出力は高レベルである。これが起こるのは、ｙ
座標が変化して、Δｙが負となり、その画素が、変化し
たｙ座標をもつ最初の画素でない場合である。同様に、
最後の画素が書き込まれているときに、ＡＮＤゲート２
１４の出力は高レベルとなる。これが起こるのは、Δｙ
が負で、その画素がその線の最後の画素である場合であ
る。

カウンタ１０８ａの出力は、領域ぬりつぶしビット・ブ
レーン１０２と境界ビット・ブレーン１００に印加され
、カウンタ１０８ｂの出力も同様である。

再び第１３図に戻って、境界ビット・ブレーン１００に
境界が引かれるとき、ビデオ画素メモリ３２にも引かれ
ることに注意すべきである。境界作図モードでは、マル
チプレクサ２５０の入力は、境界カラー・レジスタ１２
０の出力をビデオ画素メモリ３２のデータ線に人力する
、境界モードにたいして選択される。当然のことながら
、このモードで、境界はビデオ画素メモリ３２内で、選
択された境界色で引かれる。

各ベクトルが引かれた後、ベクトル生成器は、信号Ｖ　
Ｇ　Ｅ　Ｎ　Ｄを信号線２６０を介して前置プロセッサ
４２に戻す、前置プロセッサ４２が最後のベクトルのデ
ータを供給し、線１６０を介して、ＶＧＥＮＤ信号を受
は取った後、前置プロセッサ４２は、走査制御論理回路
１２６（第９図）に「領域ぬりつぶし開始」信号を出す
。

次に第９図に示した実施例の部分構成図で、走査モード
に係わる実施例の部分を図示しである第１５図に関して
、走査モードを説明する。

走査モードでは、走査制御論理回路１２６が領域ぬりつ
ぶしサブシステム４４を制御する。まず、走査制御論理
口″１８１２６は、Ｘ□。とＹｍｔｎ＋１をアドレス・
カウンタ１０８と１１８にロードする。

次に、走査制御論理回路１２６は、領域ぬりつぶしビッ
ト・ブレーン１０２と境界ビット・ブレーン１００を読
取りモードに設定する。走査制御論理回路１２６は、ま
た、マルチプレクサ２５０を介して、ビデオ画素メモリ
３２に対する内部の色を選択する。

上記の初期設定に続いて、走査制御論理回路１２６はＰ
Ｏ５ｘＯ５上生成し、この信号はアドレス・カウンタ１
０８に人力されてそのカウンタを増分する。このＰＯ３
ｘ信号は、アドレス・カウンタ１１８にも送られるが、
ただし、遅延回路２５２を経るので信号は１クロツク・
サイクル分遅延される。この遅延は、領域ぬりつぶしビ
ット・ブレーン１０２からのデータにアクセスする際の
遅延を補償するものである。走査モードでは、ビデオ画
素メモリ３２へのデータ書込みに関する判断は、領域ぬ
りつぶしビット・ブレーン１０２から読み出されたデー
タに左右される。すなわち、遅延回路２５２によっても
たらされる１クロツク・サイクルの遅延が、その判断を
行なうのに必要な時間を供給する。下段でより詳細に説
明するように、書込み制御論理回路１１４が、書き込む
かどうかの判断を取り扱う。

アドレス・カウンタ１０８のＸカウンタ値が、走査領域
レジスタ論理回路１２８によってもたらされるＸｍａＸ
に達すると、走査制御論理回路１２６は、アドレス・カ
ウンタ１０８と１１８のＸカウンタにＸ　ｍ　ｌ　ｎを
再ロードし、ｐｏｓｙ信号を送って、アドレス・カウン
タ１０８のＹカウンタを増分させる。この次の線につい
て走査が続けられ、以下同様である。走査は、アドレス
・カウンタ１０８と１１８のＹカウンタ値がＶｍａｘ　
　１に達するまで統＜−Ｖｍａｘ　　ｌの走査が終わっ
た後、走査制御論理回路１２６は消去（クリア）モード
に入り、次の領域ぬりつぶし操作のために境界ビット・
ブレーン１００と領域ぬりつぶしビット・ブレーン１０
２を消去する。

第１６図を参照すると、消去モードでは、やはり、走査
制御論理回路１２６が、領域ぬりつぶしサブシステムの
動作を制御する。まず、走査制御論理回路１２６は、境
界ビット・ブレーン１００と領域ぬりつぶしビット・ブ
レーン１０２を書込みモードに設定し、マルチプレクサ
１６０を選択してデータ線に「０」を供給し、マルチプ
レクサ１６２を選択して両方のブレーン１００．１０２
の書込み許可線に「１」を供給する。走査制御論理回路
１２６はｙ、、、Ｉｏとｙｍａｘを選択する（より詳細
には以下の第１８図を参照）。第１６図には示してない
が、走査制御論理回路１２６は、ビデオ画素メモリ３２
への書込みを使用禁止にもする。

走査制御論理回路１２６は、次いで、走査領域レジスタ
論理回路１２８．によって指定された領域を走査する。

その領域の走査が終わると、走査制御論理回路１２６は
、前置プロセッサ４２に「領域ぬりつぶし終了」信号を
供給する。次いで、前置プロセッサ４２は、走査領域レ
ジスタを次のように設定する。すなわち、ｘｍ＋１＝　
１０２８、ｘｍａｘ＝ｏ、ｙｍｔｎ＝　１０２３および
ｙｍａｘ　＝　Ｏ。システムはそのとき次の領域ぬりつ
ぶし操作がすぐに開始できる状態にある。

次に本発明の好ましい実施例の走査領域レジスタ論理回
路１２８ｔ−より詳細に説明する。

上述のように、走査モードで走査される領域を減らすた
め、本発明の好ましい実施例のハードウェアは、多角形
を完全に含む最小の方形領域の範囲を追跡する。こうし
た最小の方形領域の例が第１７図に示しである。多角形
２６０の画素点２６２が示されており、それぞれ、多角
形のＸ　ｍ　ｌ　ｎ　ｓＸｍａｘｓ　Ｙｍｌｎおよび’
ｊ　ｍａｘを示す線２６４．２６６．２６８．２７０も
示されている０本発明の好ましい実施例の走査領域レジ
スタ論理回路は、前置プロセッサ４２と走査制御論理回
路１２６の助けを借りて動作し、第１７図に示す範囲の
最初のアドレスをアドレス・カウンタ１０８．１１８に
ロードする。その範囲の最後のアドレスが、走査領域レ
ジスタ論理回路１２８に記憶され、走査制御論理回路１
２６による比較に使用される。

走査領域レジスタ論理回路１２８は、第１８図に詳細に
示されている。走査モードでの走査領域レジヌタ論理回
路１２８の動作は次の通りである。

３つの頂点（ｘｉ、ｙｌ）、（ｘ２＋　ｙ２）および（
ｘ　３　＋　ｙ　３　）から成る多角形を処理するもの
と仮定してみる。最初に、前置プロセッサ４２（第９図
）が値１０２３をＸｍ１ｎレジスタ１５０に、００００
をｘ　ｍａｘレジスタ１５２にロードする。前置プロセ
ッサ４２は、また、値１０２３をｙｆｆｉＩｒｌレジス
タ１５４に、００００をＹ　ｍａｘレジスタ１５６にロ
ードする。次に、Ｘレジスタ１３８とＹレジスタ１４０
にそれぞれｘｌとｙｌをロードする。その後、Ｘｍｔｎ
１５０とＸレジスタ１３８の内容が、比較器１２０ａで
比較され、Ｘつ、ｘ１５２とＸレジスタ１３８の内容が
、比較器１２０ｂで比較される。同様に、Ｙｍ＋ｎ１５
４とＹレジスタ１４０の内容が、比較器１２２ａで比較
され、’ｌ　ｍａｘ　１５６とＹレジスタ１４０の内容
が、比較器１２２ｂで比較される。

ｘｍ＋ｏ１５０、Ｘｍａｘ１５２）ｙ　ｍｔｌｌ　５４
およびｙｍａｘ１５６は、この比較操作の結果としてそ
の結果に基づいて更新される。その後、この処理が繰り
返され、値×２とｙ２がそれぞれＸレジスタ１３８とＹ
レジスタ１４０にロードされる。

消去モードの間に、マルチプレクサ３２０．３２２がそ
れぞれ線３２４．３２６を選択する。そうでなければ、
線３２８．３３０が選択される。

これにより、その範囲の上部境界と下部境界の走査が不
要になる。

（ｘ　１　＋　ｙ　１　）から（ｘ　２　ｓ　ｙ　２　
）まで線を引いた後、前置プロセッサ４２は、×３とｙ
３をそれぞれＸレジスタ１３８とＹレジスタ１４０にロ
ードする。次いで、この線について上記の更新処理が実
行され、以下同様である。その結果、上記の範囲のアド
レスがレジスタ１５０．１５２．１５４．１５６に記憶
される。

第１９図は、書込み制御論理回路１１４の動作を示す、
境界ビット・ブレーン１００が書き込まれるとき、ビデ
オ画素メモリ３２（第９図）も書き込まれることを、第
１３図に関する考察に関連して思い出すべきである。第
１９図に示すように、境界ビット・ブレーン１００がら
の読出しは、ＡＮＤゲート２３６の一方の入力端に印加
される前に、インバータ２３４によって反転される。領
域ぬりつぶしビット・ブレーン１０２のレジスタ２３０
の出力が、内部検出回路１５１を介して、ＡＮＤゲート
２３６の他方の入力端に印加される。

この様にして、境界ビットは、領域ぬりつぶしビットの
ＶＰＭ３２への書込みから除外される。

第２０図は、第１９図の内部検出回路１５１を示す。図
のように、この内部検出回路１５１は、排他的ＯＲ回路
３００から成り、その出力はＤ型フリップ・フロップの
Ｄ入力に供給される。この出力はその回路自体の出力と
もなる。この回路の実際の効果は、走査線で最初のマー
ク画素が見いだされたときオンになり、走査線で第２の
マーク画素にぶつかったときオフになる、トグルとして
動作することである。

第２１図は、第９図の排他的ＯＲ／バス・スルー回路１
０６の排他的ＯＲ部分の詳細な構成図である。この部分
は、図のように配列されたレジスタ３０４と排他的０Ｒ
３０６から成る。線３０８は、領域ぬりつぶしビット・
ブレーン１０２のデータ出力端からの信号線である。ｔ
ｉｉ１３１２は、領域ぬりつぶしビット・ブレーン１０
２のデータ人力線である。線３１０は、境界作図モード
においてマーク画素抽出論理回路１１２からの、領域ぬ
りつぶしビット・ブレーン１０２用の書込みデータを含
む信号線である。走査モードでは、領域ぬりつぶしビッ
ト・ブレーン１０２からデータが読み取られ、線３０８
上に供給される。しかし、境界作図モードでは、領域ぬ
りつぶしビット・ブレーン１０２への書込みは読取り／
修正／書込みモードで行なわれ、入力データが書込み中
の画素位置にある現存データと排他的ＯＲされる。この
回路の効果は、ベクトル線が交差する単一の画素点を除
去することにある。こうした単一画素点があると、その
交差点から画面右端まで誤った領域ぬりつぶし線が書き
込まれるようになることを思い起こすべきである。

なお、前記実施例において、ビデオ画素メモリ３２およ
びブレーン１００．１０２により画素メモリが、ブレー
ン１００および１０２により辺記憶部が、ベクトル生成
器１２４により境界手段が、マーク画素抽出回路１１２
およびベクトル生成器１２４により第１ライン発生器が
、ブレーン１０２および書き込み許可レジスタ１１６に
より第２ライン発生器が、前置プロセッサ４２によりプ
ロセッサ手段が、走査領域レジスタ論理回路１２８によ
りレジスタ手段が構成されている。

【図面の簡単な説明】

第１図はパイプライン式グラフィック処理システムの一
般的構成を示すブロック図、 第２図、第３図、および第４図は、領域ぬりつぶしの際
に起こる可能性のある画素の配置の互いに異なる例を示
す拡大正面図、 第５図はブリゼンハム・アルゴリズムの機能を例示した
画素の拡大正面図、 第６図、第７図、および第８図は特殊ビット・ブレーン
を使う従来技術の手法を例示した画素の拡大正面図、 第９図は本発明の一実施例の構成を示すブロック図、 第１０図（ａ）および（ｂ）は第９図のベクトル生成器
１２４とマーク画素抽出論理回路１１２の動作を示す流
れ図、 第１１図（ａ）ないしくｇ）はマーク画素の生成の例を
示す画素の拡大正面図、 第１２図は初期設定モードにおける第９図に示した実施
例の部分構成図、 第１３図は境界作図モードにおける第９図に示した実施
例の部分構成図、 第１４図はマーク画素抽出論理回路１１２の構成図、 第１５図は走査モードにおける第９図に示した実施例の
部分構成図、 第１６図は消去モードにおける第９図に示した実施例の
部分構成図、 第１７図は表示装置の部分構成図、 第１８図は走査領域レジスタ論理回路１２８の構成図、 第１９図は領域ぬりつぶしモードにおける領域ぬりつぶ
しビット・ブレーン１０２と境界ビット・ブレーン１０
０からの読出しを例示する構成図、第２０図は第１９図
の内部検出回路１５０の構成図、 第２１図は第９図の排他的ＯＲ／バス・スルー論理回路
１０６の構成図である。 １０・・・・本体コンピュータ、１２・・・・グラフィ
ック制御プロセッサ、１４・・・・変換プロセッサ、１
６・・・・作図プロセッサ、２６．２８．３０・・・・
作業用メモリ、３２・・・・ビデオ画素メモリ、３４・
・・・モニタ、４２・・・・前置プロセッサ、１００・
・・・境界ビット・ブレーン、１０２・・・・領域ぬり
つぶし・ブレーン、１０６・・・・排他的ＯＲ／バス・
スルー論理回路、１１２・・・・マーク画素抽出論理回
路、１２４・・・・ベクトル生成器、１２６・・・・走
査制御論理回路、１２８・・・・走査領域レジスタ論理
回路。 才　２　口　　　　　　　　　才　６図００００　　　
　　　　　　　　　　　　　　　　　　　ＸＸＸＸ才３
回　　　　　　　オフ　図 ０００　　　　　　　　　　　　　　　　０ＫＯｏ　　
　　　ｏｏｏ　　　　　　　　　　ｏ　　　　　χｘ０
０　　　０　　　　　　　　　　　Ｑ　　　　Ｑｏ　　
　　０　　　　　　　　　　　　０　　　０ｏ　　ｏ　
　　　　　　　　　　　　　ｏ　　。 ｏｏ　　　　　　　　　　　　　　　　ｏ。 才４目　　才８０　　　　　　　第５配Ｏｏ　　　　　
　　　　　００ （）（）（）　　　　　　　　　Ｏｘｏ　　　　　　　
　　　　　　　Ｘｘ＜ｘｏ　　００　　　　　　　　０
　００　　　　　　　　　　　　　　　　ＸＸＸ（）　
　（）　　　　　　　　　ＯＯＸＸＸＸｏｏ　　　　　
　　　　　　　００　　　　　　　　　　　　　　　　
　　　　　　　　　ＸＸＸｏ　Ｏｏ　。 Ｏｏ　　　　　　　　　ｏ　。 ｏｏ　　　　　　　　ｏ。 ０００００００　　　　　　　　ｘ＜ｘｔＸＸＸ才　９
１１ 才１ｆ（ａ）コ　　　　　才１１（ｂ）図０　　　　　
　　０ｏＯ ｏ　　　　　　　　　　　ｏｏ。 ｏ　　　　　　　　　　　　　　ｏｏ。 ｘ　−−−−［おｃＪｚ＄　　　ａ　　　　′ｂ”； 才Ｉｔ（ｅ）口 署 「 （ぺ４＋４−−−　Ｙ ｘｘ ｘＸ ｏ×× ＸＸ ］１１ ａ　　　　　　　　ｂｃ　　　　　　ｄ才１３　圏 ｆ１５　父 才　１６　　口

Claims (2)

【特許請求の範囲】
1. （１）多角形の表示対象の頂点に関するデータを表示装
   置へ読み出すための画素データに変換する計算機図形処
   理装置であつて、 ａ）前記表示対象の各画素に関する値を記憶するための
   画素メモリ手段であって、前記表示対象の辺に関する値
   を記憶するための辺記憶部を備える画素メモリ手段と、 ｂ）前記頂点に関するデータから前記表示対象の辺を構
   成する画素に関するデータを発生する境界手段と、 ｃ）前記頂点に関するデータから領域ぬりつぶし処理に
   利用する画素に関するデータを前記画素メモリ手段中に
   発生させる第１ライン発生手段と、 ｄ）前記領域ぬりつぶし処理に利用する画素に関するデ
   ータに応じて前記表示対象内部の画素に関する画素デー
   タを発生する第２ライン発生手段と、 ｅ）前記画素メモリ手段、境界手段、第１および第２ラ
   イン発生手段の操作を制御して前記画素メモリ中に境界
   画素および内部画素に関する画素データを発生および記
   憶させるプロセッサ手段と、を備えることを特徴とする
   計算機図形処理装置。
2. （２）特許請求の範囲第（１）項記載の計算機図形処理
   装置において、前記表示対象が含まれる表示画面中の一
   部域に関する座標値を記憶し、前記第２ライン発生手段
   の処理範囲をこの一部域内に制限させるためのレジスタ
   手段が備えられていることを特徴とする計算機図形処理
   装置。