JPS60116013A - 基準電位安定化回路 - Google Patents
基準電位安定化回路Info
- Publication number
- JPS60116013A JPS60116013A JP58224812A JP22481283A JPS60116013A JP S60116013 A JPS60116013 A JP S60116013A JP 58224812 A JP58224812 A JP 58224812A JP 22481283 A JP22481283 A JP 22481283A JP S60116013 A JPS60116013 A JP S60116013A
- Authority
- JP
- Japan
- Prior art keywords
- reference potential
- vdd
- vref
- gnd
- stabilized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000087 stabilizing effect Effects 0.000 title claims description 16
- 239000003990 capacitor Substances 0.000 claims abstract description 16
- 230000001052 transient effect Effects 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発廚は基準電位安定化回路に関する。
半導体集積回路において、内部に基準電位発生回路をも
ち、この基準電位を利用して外部入力信号のレベルを判
定する技術は一般によく知られている。この基準電位は
半導体集積回路に印加される電Ｔｓ、電圧（以下ＶＤＤ
と呼ぶ）をＧＮＤ電位に対して分圧することで得られる
が、内部信号線等との容蓋結合によりノイズをうけて、
基準電位が過渡的変動を示す危険性がある。このノイズ
を吸収するため基準電位発生回路の出力部とＧＮＤ線間
に、安定化容量を付加する技術は、これも広く知られて
いる。ところが近年、半導体集積回路の大規模化が進み
、その動作時に生ずる大過渡電流によりＧＮＤ電位が、
主としてリード線等のりアクタンスによって、過渡的な
電位変動を示す傾向にある。
ち、この基準電位を利用して外部入力信号のレベルを判
定する技術は一般によく知られている。この基準電位は
半導体集積回路に印加される電Ｔｓ、電圧（以下ＶＤＤ
と呼ぶ）をＧＮＤ電位に対して分圧することで得られる
が、内部信号線等との容蓋結合によりノイズをうけて、
基準電位が過渡的変動を示す危険性がある。このノイズ
を吸収するため基準電位発生回路の出力部とＧＮＤ線間
に、安定化容量を付加する技術は、これも広く知られて
いる。ところが近年、半導体集積回路の大規模化が進み
、その動作時に生ずる大過渡電流によりＧＮＤ電位が、
主としてリード線等のりアクタンスによって、過渡的な
電位変動を示す傾向にある。
従って対ＧＮＤ容量による安定化をはかってきた基準電
位は、やはり予期せぬ過渡的変動を示すことになる。
位は、やはり予期せぬ過渡的変動を示すことになる。
本発明の目的は、これら過渡的な基準電位変動を減少さ
せるための基準電位の安定化回路を得ることにある。
せるための基準電位の安定化回路を得ることにある。
本発明は基準電位発生回路の出力部に、対ＧＮＤのみで
なく対ＶＤＤＫ対しＣも安定化容量を接続し、過渡的な
基準電位変動を減少させることを特徴とする。
なく対ＶＤＤＫ対しＣも安定化容量を接続し、過渡的な
基準電位変動を減少させることを特徴とする。
更に本発明は上記の２種の安定化容量の容量比（対ＧＮ
Ｄ容量：対■ＤＤ容量）を基準電位の分圧比（（ＶＤＤ
−基準電位）：（基準電位−〇ＮＤ電位）〕に等しくな
る様に定めたことを％敵とする。
Ｄ容量：対■ＤＤ容量）を基準電位の分圧比（（ＶＤＤ
−基準電位）：（基準電位−〇ＮＤ電位）〕に等しくな
る様に定めたことを％敵とする。
以下本発明について図面を診照し詳細に説明する。
本発明の一実施例を第１図に示す。
ＶＤＤｒＧＮＤ間に構成された基準電位発生回路（通常
は分圧回路）の出力端子１かも基準電位（以下ＶＲＥＦ
と呼ぶ）が出力される。この出力端子とＶＤＤ間に第１
の安定化容量Ｃ，，出子端子端子ＮＤ間に第２の安定化
容量Ｃ２を接続する。
は分圧回路）の出力端子１かも基準電位（以下ＶＲＥＦ
と呼ぶ）が出力される。この出力端子とＶＤＤ間に第１
の安定化容量Ｃ，，出子端子端子ＮＤ間に第２の安定化
容量Ｃ２を接続する。
こうすることによりＶＲＥＦはＶＤＤ 、 ＧＮＤの２
つの固定電位に対して容量をもつことになる。従っ゛Ｃ
過渡的なＧＮＤ篭位の変動も、２つの容置の直列接続に
より分圧されて、その影響を減少させることができる。
つの固定電位に対して容量をもつことになる。従っ゛Ｃ
過渡的なＧＮＤ篭位の変動も、２つの容置の直列接続に
より分圧されて、その影響を減少させることができる。
さて、ＶＤＤは、ある範囲内での′ｒＪＬ諒変動が認め
られている。従って、ＧＮＤ電位変動の影響を対ＶＤＤ
ｇｉｉｔで緩和したとしても、ＶＤＤの変動がＶＲＥＦ
に悪影響をおよぼしてはならない。この目的のために２
つの安定化容量の容量比を調整する。
られている。従って、ＧＮＤ電位変動の影響を対ＶＤＤ
ｇｉｉｔで緩和したとしても、ＶＤＤの変動がＶＲＥＦ
に悪影響をおよぼしてはならない。この目的のために２
つの安定化容量の容量比を調整する。
ＶＤＤが△ＶＤＤ変動した時、通常の分圧回路を用いた
基準電位発生回路においてはＶＲＥＦの変動分△ＶＲＥ
Ｆには下の関係がある △ＶＲＥＰ−に△ＶＤＤ ・・・（１）ここで ｋ ＝
ＶＲＥＦ／ＶＤＤ ・・・（２）半導体集積回路にお
いては△■ＤＤは許容範囲内であればそれに伴なう△Ｖ
ＲＥＦをも許容するべく設計は行なわれる。
基準電位発生回路においてはＶＲＥＦの変動分△ＶＲＥ
Ｆには下の関係がある △ＶＲＥＰ−に△ＶＤＤ ・・・（１）ここで ｋ ＝
ＶＲＥＦ／ＶＤＤ ・・・（２）半導体集積回路にお
いては△■ＤＤは許容範囲内であればそれに伴なう△Ｖ
ＲＥＦをも許容するべく設計は行なわれる。
従って対ＶＤＤ容量の△ＶＤＤによるＶＲＥＦに対する
影響が△ＶＲＥＦ以下であれば対■ＤＤ容量の付加によ
る悪影響はない。
影響が△ＶＲＥＦ以下であれば対■ＤＤ容量の付加によ
る悪影響はない。
このことから２つの安定化１１蛍Ｃ＋ ＋ ０２の望ま
しい容量比を定める。
しい容量比を定める。
成源変動を△ＶＤＤとし、容置結合によるＶＲＥＦの変
化を△ＶＲＥＦ’とすると、 ところが（３）式よりＣＩが小さければたしかに△ＶＲ
ＥＦ’は小さくなるが、それではＧＮＤ電位の温渡的変
動の緩和効果が減る。
化を△ＶＲＥＦ’とすると、 ところが（３）式よりＣＩが小さければたしかに△ＶＲ
ＥＦ’は小さくなるが、それではＧＮＤ電位の温渡的変
動の緩和効果が減る。
望ましい関係となる。
従って Ｃ，： Ｃ２＝ ＶＲＥＦ ： ＶＤＤ −Ｖ
ＲＥＦが得られる、望ましい容量比となる。
ＲＥＦが得られる、望ましい容量比となる。
以上詳細に説明した通り、不発明によれば半導体集積回
路における基準電位発生回路を内部信号との容気結合に
よるノイズからも、大電流の存在による（） Ｎ Ｄ
ｆｉ、位の過渡的変動からもその影留乞緩和し、安定化
させることかできる。
路における基準電位発生回路を内部信号との容気結合に
よるノイズからも、大電流の存在による（） Ｎ Ｄ
ｆｉ、位の過渡的変動からもその影留乞緩和し、安定化
させることかできる。
第１図は本発明の実施例を示す図である。
１０・・・・・・、基準電位発生回路、１・・・・・・
出力端子、Ｃ，、Ｃ２・・・・・・安定化容量。
出力端子、Ｃ，、Ｃ２・・・・・・安定化容量。
Claims (1)
- 【特許請求の範囲】 ２０安定化容量を接続して、過渡的な基準電位変動を減
少させることを％畝とした基準電位安定化回路。 （２）前記第１．第２の安定化容量の容景比が、第１項
の基準電位安定化回路であって （第１の安定化容量）：（第２の安定化容量）−（基準
電位−〇ＮＤ電位）：（ＶＤＤ−基準電位）となる様に
定められたことを特徴とする特許請求の範囲第（１）項
に記載の基準電位安定化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58224812A JPS60116013A (ja) | 1983-11-29 | 1983-11-29 | 基準電位安定化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58224812A JPS60116013A (ja) | 1983-11-29 | 1983-11-29 | 基準電位安定化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60116013A true JPS60116013A (ja) | 1985-06-22 |
Family
ID=16819587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58224812A Pending JPS60116013A (ja) | 1983-11-29 | 1983-11-29 | 基準電位安定化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60116013A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6253007A (ja) * | 1985-09-02 | 1987-03-07 | Nec Corp | バイアス回路 |
| JPS6355616U (ja) * | 1986-09-29 | 1988-04-14 |
-
1983
- 1983-11-29 JP JP58224812A patent/JPS60116013A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6253007A (ja) * | 1985-09-02 | 1987-03-07 | Nec Corp | バイアス回路 |
| JPS6355616U (ja) * | 1986-09-29 | 1988-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5796296A (en) | Combined resistance-capacitance ladder voltage divider circuit | |
| US4692689A (en) | FET voltage reference circuit with threshold voltage compensation | |
| JPH01137817A (ja) | 遅延回路 | |
| US10797643B2 (en) | Oscillation circuit, microcomputer and electronic device | |
| KR100576491B1 (ko) | 이중 내부전압 발생장치 | |
| CN108508958B (zh) | 一种伪数字低压差线性稳压器及电源管理芯片 | |
| US6472929B2 (en) | Semiconductor device | |
| US11074847B2 (en) | Switch timing controlling circuit, switch timing controlling method and display device | |
| US7301316B1 (en) | Stable DC current source with common-source output stage | |
| US20020005758A1 (en) | Signal conversion circuit for stable differential amplification and semiconductor device provided with the same as input buffer | |
| JP2000164808A (ja) | 半導体装置 | |
| US4855627A (en) | Filter circuit | |
| US11714107B2 (en) | Voltage divider circuit, a negative feedback circuit, and a power-on reset circuit | |
| CN116149416A (zh) | 稳压电路和电源管理设备 | |
| JPS59115618A (ja) | バイポーラｌｓｉ | |
| US20180262182A1 (en) | Latch circuit and comparator circuit | |
| CN218868108U (zh) | 一种图像传感器的供电电路结构 | |
| JPH02264515A (ja) | パワーオンリセット回路 | |
| KR940006092Y1 (ko) | 파워 온 리셋 회로 | |
| JPH0458206B2 (ja) | ||
| CN110727308B (zh) | 一种适用于无片外电容型电压调节器的辅助电路 | |
| JPH0535921B2 (ja) | ||
| JPH03166813A (ja) | クロックデューティ補正回路 | |
| CN115800959A (zh) | 一种环形振荡器的温度补偿电路 | |
| JP3066803B2 (ja) | バイアス電源回路 |