JPS6011854B2 - ２進的に減少するシ−ケンスの電気信号レベルを発生する装置 - Google Patents

２進的に減少するシ−ケンスの電気信号レベルを発生する装置

Info

Publication number
JPS6011854B2
JPS6011854B2 JP52013153A JP1315377A JPS6011854B2 JP S6011854 B2 JPS6011854 B2 JP S6011854B2 JP 52013153 A JP52013153 A JP 52013153A JP 1315377 A JP1315377 A JP 1315377A JP S6011854 B2 JPS6011854 B2 JP S6011854B2
Authority
JP
Japan
Prior art keywords
capacitor
node
circuit
charge
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52013153A
Other languages
English (en)
Other versions
JPS52117535A (en
Inventor
ロウレンス・グリフイス・ヘラ−
ルイス・マデイソン・タ−マン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS52117535A publication Critical patent/JPS52117535A/ja
Publication of JPS6011854B2 publication Critical patent/JPS6011854B2/ja
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G11C19/186—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET using only one transistor per capacitor, e.g. bucket brigade shift register
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/34—Digital stores in which the information is moved stepwise, e.g. shift registers using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C19/36—Digital stores in which the information is moved stepwise, e.g. shift registers using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using multistable semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Description

【発明の詳細な説明】 本発明は所定のシーケンスに従って所定の鰭荷量を形成
するための電荷転送回路に関し、更に詳細には、ディジ
タル−アナログ（Ｄ／Ａ）変換器及びアナログーディジ
タル（Ａ／Ｄ）変換器を用いて２進サーチを行なう際に
利用する電荷量を発生するためのバケツ・リレー型回路
（以後、本明細書ではＢ．Ｂ．Ｄ．回路という）に関す
る。
容量の等しい１対のコンデンサを回路内で使用して電荷
を形成する基本的概念は既に知られている。２コンデン
サ回路を使用してＡ／Ｄ変換回路のための２進サーチ信
号を発生させる具体例は１９７４王２月、１９７４１Ｓ
ＳＣＣＤｉｇｅｓｔで発行されたＲＥ．Ｓ雌ｒｅｚ、Ｐ
．Ｒ．Ｇｒａｙ、Ｄ．ＡＨの袋Ｓによる論文‘‘抑ＡＬ
Ｌ−ＭＯＳＣｈａｒｇｅ−Ｒｅｄｉｓｔｒｂｕｔｉｏｎ
Ａ／Ｄ ＣｏｎｖｅｒｓｉｏｎＴｅｃｈｎｉｑ肥”に
記載されている。
第１図は上記論文中に記載された２コンデンサ回路を示
している。２コンデンサ回路は容量が等しい２つのコン
デンサＣ，及びＣ２と、論理制御の下で働くスイッチＳ
，、Ｓ２及びＳ３から成っている。
第１図の回路では、コンデンサが両方とも放電している
状態でＤ／Ａ変換が開始する。
そして、このＤ／Ａ変換は最初、最低位桁Ｌから始めて
順次になされる。最低位桁広が“１”の場合、Ｓ２がオ
ンし、瞬間的にＣ２をＶＲまで放電する。最低位桁ｂｏ
が“０”の場合、Ｃ２は放電されたままである。次いで
、Ｓ，が瞬間的にオンし、両コンデンサ相互間で電荷が
分配され、その結果広ＶＲ／２の出力電圧Ｖ肌を形成す
る。続いて次に高位の桁を考える。Ｃ，の電荷量をその
ままにした状態で、Ｃ２の充電が再度なされる。電荷を
再分配し級の出力電肌舵ｂ半＋学である。後‘こ続く残
りの桁についても同様な動作で夫々の出力‐ 電圧が発
生する。
しかし、第１図の回略がＡ／Ｄ変換器内で比較電圧を発
生するのに使用されると、動作速度の点で問題がでてく
る。
よく知られているように、この比較電圧は変換されるべ
き入力アナログ電圧と比較され、その結果に応じて次に
発生される比較電圧が決められる。入力アナログ電圧が
７ＶＲ／１６である場合を例にとって説明する。第１図
の回路は最初にＶＲ／２の電圧を発生する。これは入力
アナログ電圧よりも大きいから、第１図の回路は次にＶ
Ｒ／４の電圧を発生する。今度は入力アナログ電圧の方
が大きくなっているので、次の比較電圧はＶＲ／２とＶ
Ｒ／４の間の値、すなわち３ＶＲ／８でなければならな
い。ところが第１図の回路は、最初の比較電圧ＶＲ／２
に戻り、次に３ＶＲ／４の値を発生した後でなければ３
ＶＲ／８の値を発生できない。このあとも同様な繰返し
が行われる。上記刊行物によれば、Ｎビットのディジタ
ル値を得るためにはＮ（Ｎ十１）回の電圧再分配が必要
である。ＶＲ／２、ＶＲ／４などの比較電圧を蓄積して
おくことができればＮ回の電圧再分配ですむが、残念な
がら電圧自体を蓄積することはできない。蓄積がきくの
は電荷であるが、例えば第１図のコンデンサＣ，にたま
っている電荷を直接取り出そうとすると、演算増幅器等
の特別な回路が必要になる。
更に、コンデンサＣ，及びＣ２の容量はＡ／Ｄ変換を正
確に行なうため、できるだけ大きくしておくのが望まし
いが、そうすると回路の時定数もそれに伴なつて大きく
なるので、コンデンサＣ，及びＣ２の間で再分配された
電荷を取り出すのに時間がかかる。従って、本発明の目
的は、２つのコンデンサの間の電荷再分配によって変化
した電圧を短時間で電荷の形で取り出し転送する装置を
提供することにある。
この目的は、上述のような２つのコンデンサと出力節点
との間に、比較的容量の４・さな第３のコンデンサを直
列接続することによって達成される。
電荷再分配による電圧変動は第３コンデンサの容量結合
により、ＱＲ／２〜ＱＲ／４、ＱＲ／８等の電荷量の形
で出力節点から転送される。電荷の転送は電流の流れと
同義であるから、本発明は電圧変動を電流の形で取り出
す、とも云える。前記の如く「本発明は、電荷再分配技
法を使用している電荷転送回路中で電荷量ＱＲ／２、Ｑ
Ｒ／４、ＱＲ／８等の正確な大きさを短時間で発生する
ため、容量が大きく且つその値が等しい１対のコンデン
サと比較的容量の４・さなコンデンサを接続することに
関する。第２図を参照すに、Ｂ．Ｂ．Ｄ．技法による電
荷転送回路が示されている。この回路は互いに容量の等
しいコンデンサ１０及び１２を含む。コンデンサ１０及
び１２は、制御電極１６に加えられる位相パルス信号に
より通常の方法で働くＦＥＴ１４により相互に接続され
ている。制御電極１６に加えられる位相パルス信号を？
２とする。トランジスタ１８及び２０は制御電極２２及
び２４をもちスイッチとしての機能をもつ。制御電極２
２には、位相パルス信号？３が加えられ、また制御電極
２４には、位相パルス信号０４が加えられる。トランジ
スタ１８の電極２６には入力電圧ＶＲが供給され、トラ
ンジスタ２４の電極２８はアースに接続されている。制
御電極３２をもつリセツト・トランジスタ３０が設けら
れている。アースへの鰭路を形成するため制御電極３２
にはリセツト・パルスＯＲが加えられる。コンデンサ１
０及び１２の容量に比べその容量が比較的小さい結合コ
ンデンサ３４（Ｃ３４）が設けられている。結合コンデ
ンサ３４とその容量値が等しい整合コンデンサ３６が回
路の平衡をとるために設けられる。第２図の回路はＢ．
Ｂ．Ｄ．回路の入力トランジスタ３８又はＣ．Ｃ．Ｄ．
（電荷結合素子）の入力拡散領域４０に入力則ち注入さ
れる電荷量を形成するのに使用される。
従って、コンデンサ４２はＢ．Ｂ．Ｄ．回路又はＣ．Ｃ
．Ｄ．の寄生入力静電容量を示すために図示される。Ｂ
．Ｂ．Ｄ．回路の入力トランジスタには制御電極４４が
設けられていてこの電極にはＶ６の値の位相パルス０，
が加えられる。Ｃ．Ｃ．Ｄ．の場合には、入力鰭極４６
が設けられていて、この電極にもＶｇの値の位相パルス
Ｊ，が加えられる。本発明の実施例全体を通じて、夫々
の鰭極に印加される◇，、＆２、ぐ３を発生するために
は、通常の位相パルス発振器が使用されているものとす
る。上記回路素子の働きは、第４図の波形を参考にして
第２図の回路の動作サイクルに関する以下の説明から理
解できる。
最初、時刻ｔｏにおいて、マ・【はＶｇのレベルになり
そこに留まる。ｔ＝０においてトランジスタ３０に印力
０されたＯＲ、トランジスタ１４に印加された◇２及び
トランジスタ２２に印加されたぐ３は節点５０の電位を
ＶＲにする。時刻ｔ＝ｔ，においてぐＲがオフにされ、
コンデンサ３４とトランジスタ３０との間の節点５２の
電位をＶ８−Ｖｔｈとする。ここでＶｔｈは飽和状態で
動作しているトランジスタ３８（又はＣ．Ｃ．Ｄ．）の
閥値電圧の値である。？２ は時刻らとらとの間でオフ
にされ、トランジスタ１４がオフになる。
従って、入力電圧ＶＲの値をもつコンデンサ１２の節点
５０の電圧を他から分離する。時刻舵において、０３
がオフになり、従ってトランジスタ１８がオフになる。
またぐ４がオンになりトランジスタ２０をオンにし、コ
ンデンサ１０の節点４８の電位をＶＲからアースにする
。時刻比３において、？４ がオフになり、節点８をア
ースから分離する。この時刻には、？２がオンに戻りそ
して入力電圧ＶＲに基づくコンデンサ１２の電荷を節′
点４８と節点５０との間で再分配し、従って節点５０の
電位をＶＲ／２にする。そしてこの電位レベルに関連し
て形成される電荷重ＱＲ／２がトランジスタ３８又はＣ
．Ｃ．Ｄ．に入力されるか又は転送される（ＱＲｉＶＲ
・Ｃ３４）。次いで時刻Ｌ‘こおいて、？２がオフにな
りトランジスタ１４をオフにし且つぐ４が再びオンにな
り、節点４８の電圧はトランジスタ２０を通ってアース
に放電される。時刻りこおいて、トランジスタ２０の◇
４がオフにされ、再度節点４８をアースから分離する。
またぐ２ がオンになりトランジスタ１４をオンにしＶ
Ｒ／２に基づくコンデンサ１２の電荷を節点４８と節点
５０の間で再分配する。節点５０の電位はＶＲ／４にな
り、従ってＱＲ／４の電荷量がＢ．Ｂ．Ｄ．回路瓢ちト
ランジスタ３８の入力となるが、Ｃ．Ｃ．Ｄ．に転送さ
れる。第２図の回路は上述の方法と同様なサイクルをく
り返しなすことにより、ＱＲ／８、ＱＲ／１０ＱＲ／３
２、・・・・・・等の電荷量を形成する。第２図の回路
の特徴は、節点５０と節点５２との間にコンデンサ３４
を接続することにより、トランジスタ３８又はＣ．Ｃ．
Ｄ．からみた合成静電容量がコンデンサ１２又はコンデ
ンサ３４の静電容量よりも小さな値になる点にある。即
ち、コンデンサ１０と１２の容量は正確さを高めるため
に大きな値で形成することができ、一方回路時定数とし
ての実際の静電容量はつ・さし・ので動作速度が高めら
れる。前述の如く、第２図に示された型の回路は、Ｄ／
Ａ変換又はＡ／○変換を行なうのに使用する電荷量のシ
ーケンスを発生するのに使用できる。Ａ／Ｄ変換を行な
うには、第２図の回路で形成された電荷量は先行技術で
説明されている２つの電荷蓄積領域のうちどちらか一方
の領域で電荷と選択的に加算されなければならない。こ
れは、蝿荷量を比較器の比較結果により選択されたどち
らか一方の上記領域に向けるための転換装置を必要とす
る。Ｃ．Ｃ．Ｄ．の用途の場合には、電荷量を第２図の
Ｃ．Ｃ．Ｄ入力段に容易に向けることができる。が、Ｂ
．Ｂ．Ｄ．技法での動作により第２図のトランジスタ３
８から信号（電荷量）を転送するためには、閥値差の影
響が除去されなければならない。従って、上記目的のた
め、電荷量を２つの軍荷蓄積領域に転送するＢ．Ｂ．Ｄ
．技法を用いた転換装置の回路が第３図に示される。適
当な電荷量Ｑがトランジスタ３８から転送される以前に
、節点７８はＶｇ−Ｖ比に充電されている。ここでＶｔ
ｈはトランジスタ６６又は７０の閥値電圧である。（電
荷量が出力点７４に転送される場合はトランジスタ６６
、出力点７６に転送される場合はトランジスタ７０の関
値電圧である。）またトランジスタ６６又は７０のゲー
ト電圧はＶｇに留まる。電荷量Ｑがトランジスタ３８か
ら転送されると電荷量Ｑの和Ｑ・Ｃ９ｏ／（Ｃ６。十Ｇ
４）は必要に応じて出力点７４又は出力点７６に転送さ
れる。回路の寄生容量を表わしているコンデンサ５４（
Ｃ５４）は結合コンデンサ６０の容量値よりもはるかに
小さく、従ってこの寄生容量の値が非線型性であること
に基づく出力のひずみや減衰の影響が最少限にくし、と
められる。
【図面の簡単な説明】
第１図は先行技術の２コンデンサ回路を示す図、第２図
は本発明による電荷量を発生するためのＢ．Ｂ．Ｄ．型
露荷量分配回路図、第３図は第２図の実施例に使用でき
る電荷分配回路図、第４図は第２図の実施例の動作を説
明する際に使用する波形図である。 １０……第１コンデンサ、１２……第２コンデンサ、３
４……第３コンデンサｏ第１図 第２図 第３図 鎌４図

Claims (1)

    【特許請求の範囲】
  1. １ 第１節点と基準電位源との間に接続された第１コン
    デンサと、 第２節点と上記基準電位源との間に接続さ
    れ、上記第１コンデンサと同じ容量を有する第２コンデ
    ンサと、 上記第２節点と出力節点との間に接続され、
    上記第１コンデンサ及び上記第２コンデンサの容量より
    も小さい容量を有する第３コンデンサと、 上記第１節
    点と上記第２節点との間に接続され、第１パルス・シー
    ケンスによって周期的にオン／オフされる第１スイツチ
    と、 上記第１節点と上記基準電位源との間に接続され
    、上記第１パルス・シーケンスに対して逆位相の第２パ
    ルス・シーケンスによって周期的にオン／オフされて、
    オンのときに上記第１コンデンサを上記基準電位源の方
    へ放電させる第２スイツチと、 上記第２節点を所定の
    電位Ｖ＿Ｒへ初期設定する初期設定手段とを有し、 上
    記第１スイツチ及び上記第２スイツチを交互にオン／オ
    フして上記第１コンデンサと上記第２コンデンサとの間
    で電荷再分配を行なわせることにより、上記第２節点の
    電位ＶをＶ＝Ｖ＿Ｒ／２、Ｖ＿Ｒ／４、Ｖ＿Ｒ／８……
    Ｖ＿Ｒ／２＾Ｎ（Ｎは正の整数）の形で２進的に順次減
    少させ、上記第３コンデンサの容量結合によって電位変
    化に対応する電荷量Ｑ＝Ｑ＿Ｒ／２、Ｑ＿Ｒ／４、Ｑ＿
    Ｒ／８、……Ｑ＿Ｒ／２＾Ｎを上記出力節点から転送す
    るようにしたことを特徴とする、 ２進的に減少するシ
    ーケンスの電気信号レベルを発生する装置。
JP52013153A 1976-03-26 1977-02-10 ２進的に減少するシ−ケンスの電気信号レベルを発生する装置 Expired JPS6011854B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US67078176A 1976-03-26 1976-03-26
US670781 2003-09-26

Publications (2)

Publication Number Publication Date
JPS52117535A JPS52117535A (en) 1977-10-03
JPS6011854B2 true JPS6011854B2 (ja) 1985-03-28

Family

ID=24691845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52013153A Expired JPS6011854B2 (ja) 1976-03-26 1977-02-10 ２進的に減少するシ−ケンスの電気信号レベルを発生する装置

Country Status (7)

Country Link
US (1) US4137464A (ja)
JP (1) JPS6011854B2 (ja)
CA (1) CA1097810A (ja)
DE (1) DE2707967C2 (ja)
FR (1) FR2345788A1 (ja)
GB (1) GB1562774A (ja)
IT (1) IT1118017B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2389899B1 (ja) * 1977-05-06 1981-11-06 Thomson Csf
FR2437734A1 (fr) * 1978-09-26 1980-04-25 Thomson Csf Amplificateur a capacites commutees, filtre a capacites commutees et filtre a transfert de charges comportant un tel amplificateur
JPS5577231A (en) * 1978-12-06 1980-06-10 Hitachi Ltd Analog-to-digital converter
JPS55143829A (en) * 1979-04-26 1980-11-10 Nec Corp Digital-analogue converter
US4300210A (en) * 1979-12-27 1981-11-10 International Business Machines Corp. Calibrated sensing system
JPS56164626A (en) * 1980-05-22 1981-12-17 Nippon Telegr & Teleph Corp <Ntt> Digital-to-analog converter
JPS56164627A (en) * 1980-05-22 1981-12-17 Nippon Telegr & Teleph Corp <Ntt> Analog-to-digital converter
NL8005756A (nl) * 1980-10-20 1982-05-17 Philips Nv Inrichting voor het opwekken van een reeks binair gewogen waarden van een elektrische grootheid.
DE3277105D1 (en) * 1981-05-08 1987-10-01 Hitachi Ltd Signal voltage dividing circuit
US4578772A (en) * 1981-09-18 1986-03-25 Fujitsu Limited Voltage dividing circuit
US4503550A (en) * 1982-07-01 1985-03-05 Rca Corporation Dynamic CCD input source pulse generating circuit
US4651134A (en) * 1984-12-13 1987-03-17 American Telephone And Telegraph Company Switched capacitor coupled line receiver circuit
US4656367A (en) * 1985-10-18 1987-04-07 International Business Machines Corporation Speed up of up-going transition of TTL or DTL circuits under high _capacitive load
US4680489A (en) * 1986-09-25 1987-07-14 Rockwell International Corporation Controllable piecewise linear gain circuit
US5189423A (en) * 1990-07-31 1993-02-23 Linnenbrink Thomas E Charge-mold analog to digital converter
US5327138A (en) * 1990-07-31 1994-07-05 Q-Dot, Inc. Charge-mode analog to digital converter
FR2690748A1 (fr) * 1992-04-30 1993-11-05 Sgs Thomson Microelectronics Circuit de détection de seuil de tension à très faible consommation.
AT401976B (de) * 1993-04-08 1997-01-27 Sassmann Alfred Anordnung zur einregelung der leistungsabgabe von solarzellenanlagen
FR2729017B1 (fr) * 1994-12-29 1997-02-07 Gec Alsthom Transport Sa Dispositif electronique de conversion de l'energie electrique et installation d'alimentation en faisant usage

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3750143A (en) * 1972-07-18 1973-07-31 Bell Telephone Labor Inc Charge parceling integrator
US3906488A (en) * 1974-02-14 1975-09-16 Univ California Reversible analog/digital (digital/analog) converter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
INSTRUMENT AND CONTROL SYSTEMS#V35#N8 *

Also Published As

Publication number Publication date
DE2707967A1 (de) 1977-10-06
IT1118017B (it) 1986-02-24
JPS52117535A (en) 1977-10-03
FR2345788B1 (ja) 1980-12-19
CA1097810A (en) 1981-03-17
DE2707967C2 (de) 1984-10-25
GB1562774A (en) 1980-03-19
FR2345788A1 (fr) 1977-10-21
US4137464A (en) 1979-01-30

Similar Documents

Publication Publication Date Title
JPS6011854B2 (ja) ２進的に減少するシ−ケンスの電気信号レベルを発生する装置
US4072939A (en) Analog-to-digital and digital-to-analog converter circuits employing charge redistribution
JP2804764B2 (ja) 動作モードの間で切換え可能な増幅器装置
US4255715A (en) Offset correction circuit for differential amplifiers
US11755850B2 (en) Single transistor multiplier and method therefor
US4180807A (en) Charge transfer circuit with voltage threshold compensating means
US5212486A (en) Cyclic analog-to-digital converter
US4237390A (en) Switching comparator
US6094155A (en) Dual reference voltage buffer and method for updating CDAC bit capacitors
US4250494A (en) Charge transfer analog-to-digital converter with precise charge control
US6407592B2 (en) Sample-and-hold circuit
US4616212A (en) Two stage weighted capacitor digital to analog converter
US4039978A (en) Logic controlled charge transfer device transversal filter employing simple weighting
JPS6011491B2 (ja) Ａｄ変換回路
US4695751A (en) Sampling-data integrator with commutated capacitance utilizing a unitary-gain amplifier
JPH0993086A (ja) スイッチトキャパシタ回路及びこれを用いた信号処理回路
JPH05243857A (ja) オフセット不感型スイッチトキャパシタ増幅回路
JP3703387B2 (ja) サンプル＆ホールド回路
SU780048A1 (ru) Аналоговое запоминающее устройство
JP2978527B6 (ja) アナログ集積回路
SU1109879A1 (ru) Устройство дл преобразовани импеданса
JPH0666622B2 (ja) 増巾器
JP2978527B2 (ja) アナログ集積回路
SU822346A1 (ru) Аналого-цифровой преобразователь
JPS62136130A (ja) デイジタル−アナログ変換器