JPS6011873B2

JPS6011873B2 - クロマキ−トラツキング装置

Info

Publication number: JPS6011873B2
Application number: JP52083285A
Authority: JP
Inventors: 雅男稲葉; 和雄樫木
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1977-07-11
Filing date: 1977-07-11
Publication date: 1985-03-28
Also published as: JPS5418232A

Description

【発明の詳細な説明】この発明は、テレビ画面上の指定された位暦及び寸法に
テレビ画面を純電子的に縮少するクロマキートラツキン
グ装置に関する。

１つのテレビ画面の一部を他の画面に挿入して新しい画
面を構成するという手法はテレビ画像制作上現在よく使
用されている。

例えばクロマキー信号にて、画面の一部を指定し、この
部分を他の画面に挿入する技法がある。しかしながらク
ロマキー信号はテレビカメラの移動により、その位置及
び寸法を刻々変えるのでそれに応じてテレビカメラアン
グルを変える必要があった。それは非常に困難を併なう
作業であり、最近は挿入すべき画面をクロマキー信号に
対応して縮少し挿入するという方法が考えられるように
なった。このためクロマキ−信号を標準の画面と比較す
ることにより位置、寸法を測定し、この結果を利用して
画面を指定の位置、寸法に縦少することになる。例えば
第１図において、画面Ｂをクロマキー信号Ｃの大きさに
縮少し、縦少した画面○を画面Ａに挿入し画面Ｅを作る
という場合がある。

この時クロマキー信号Ｃは画面Ｂをどの位置にどの寸法
が縮少するかを指定する基準信号となっている。一般に
クロマキー信号Ｃは、画像Ａを構成している各種色成分
（赤成分、緑成分、育成分）のうち育成分を王とし、他
の２成分を適当比率混合することに作られる。従ってク
ロマキー信号を作ろうとする場合画面Ａの斜線部は青色
にして画面を構成するのが通例である。クロマキ−信号
とこれに対応する縞少された画像の時間的関係は後述す
るように縮少画像の方が遅れるものである。

従ってクロマキー信号が移動する場合、縮少画像の動き
がクロマキー信号の動きに完全には追従できぬために不
都合を生じる場合がある。すなわち第２図Ａは定常状態
の出力画像を示し、第２図Ｂはクロマキー信号が画面の
右方向に移動した直後の出力画像である。クロマキー信
号枠内に挿入されるべき縮少画は時間遅れを併なうので
、急速には変化できず第２図Ｂの斜線部にて示すような
不必要な部分が表われる。したがって本発明の目的は、
クロマキー枠が移動した場合でも不必要部分が発生しな
いクロマキートラツキング装置を得ることである。次に
図面を参照して本発明を詳細に説明する。第３図を参照
すると、本発明の一実施例におし、て、入力端子１には
第一の映像信号Ａが、入力端子２には第二の映像信号Ｂ
が、さらに入力端子３には制御信号がそれぞれ供給され
る。クロマキ‐信号発生器１１は入力端子１から第一の
映像信号をうけてクロマキー信号を発生する。このクロ
マキー信号はスイッチ１９を経てゲート回路１２に供給
され、枠信号発生器１５の出力によりゲートされ雑音成
分が取除かれる。ゲート回路１２の出力は、枠信号検出
回路１３に供給され、クロマキー信号の水平方向の最も
左側の地点、最も右側の地点垂直方向の最も上の地点お
よび、最も下の地点の４種の値が測定される。枠信号検
出回路１３の一例が第４図に示されている。

ゲート回路１２で雑音成分を除去されたクロマキー信号
３１は波形整形回路３３で整形され、カウンター３５お
よび４２に送られる。カウンター３５はクロックパルス
３４にて駆動され、クロツクパルス１ケ毎に１だけ増加
するよう構成されており、クリアパルス３２にてテレビ
水平周期毎に０にクリアされる。さらにカウンター３５
は、クロマキー信号の立上り及び立下りのタイミングで
カウンターの値を最大値検出回路３６および最少値検出
回路３７に送出する。最大値検出回路３６はクロマキー
信号の波形に応じた種々の値をカウンター３５より受け
、このうち最大の値を検出するもので、この値はクロマ
キ−信号の最も右側の位置を代表する値となる。同機に
最少値検出回路３７の出力値はクロマキー信号の最も左
側の位贋を代表する値である。ここでカゥンタ−３５の
最大値は、クリアパルス３２にてクリアされる直前の値
でありこの値がテレビ画面の水平方向の最大を示すこと
になる。この値はクロックパルス３４の周波数から計算
することができ既知の値であるから、クロマキー信号の
最少値及び最大値を知れば、標準画面に対するクロマキ
ー信号の水平方向の位置及び寸法を測定することができ
る。ヒステリシス回路３８および３９は、クロマキー信
号の立上り及び立下りに存在するジッタ−を除去するた
めのものである。

クロマキ−信号は、たとえクロマキ−信号を作るための
原画像が静止しているものであっても、その立上り及立
下りの点に若干のジツターがあるのが普通である。この
ため最大値検出回路３６および最少値検出回路３７の出
力値はいつも微少値変動している。ヒシステリシス回路
３８および３９は入力が微少値変化しても出力値は変化
しないような構成となっており、装置の動作の安定化に
大変役立つものである。安定化された出力４０および４
１は演算回路１４に送られる。カウンター４２は水平同
期パルス４９により駆動され、各水平期間毎に１だけ増
加するよう構成されており、クリアパルス３２によりテ
レビフィールド毎に０にリセットされ、且つクロマキー
信号の発生時点でその値を次段の最大値検出回路４３お
よび最少値検出回路４４に送り出す。

検出回路４３および４４の出力はそれぞれヒステリシス
回路４５および４６に供給される。回路４２，４３，４
４，４５及び４６はクロマキー信号の垂直方向の位置及
び寸法を求める回路であり、前述した水平方向の回路と
動作原理は同じである。ヒステリシス回路４５および４
６の出力は演算回路１４に送られる。′すなわち出力４
０，４１，４７，４８は入力クロマキー信号に外接する
長方形の大きさ及び位置を示すものである。ここで得ら
れた４種の値は入力のキー信号に外接する４辺形の大き
さ、位置を代表するものである。

すなわち、第５図において２１が標準の画面寸法を示し
、２５が入力クロマキー信号枠を示し測定された数値は
２４の枠信号の４角の点に相当する値である。この４種
の値は演算回路１４に送られ枠の寸法が大きくなるよう
補正される。第５図において、２２及び２３が補正され
た４種の値に相当する二つの枠を示している。元の枠と
補正された枠との大きさの関係の１例を第６図に示す。
第６図において、機軸が入力クロマキ−枠２５に基いた
枠２４の寸法（以下クロマキ−寸法と称する）を示し、
縦軸は出力の枠２２又は２３の寸法である。枠寸法の増
加量と、クロマキー寸法とは次のような考えに基ずいて
いる。すなわちクロマキ‐寸法が微少蔓になっても、増
加量は０でなくある一定の値をもつていること。この値
は縦少された画面をクロマキー信号にて他の画面に挿入
する場合、キー信号にて切り去られる部分をなるべく少
さくするためには少さい方がよいが、反面キー信号が動
く場合の事を考えると、ある程度の大きさが必要であり
、外部からこの量を可変できる構造にするのもよい方法
である。次にクロマキー信号寸法がほぼ最大寸法に近い
時は増加量は減少し、いかなる場合でもクロマキー信号
寸法と増加量との合計が最大寸法を超えぬようにする。
これは縦少率は常に１以下であり１を超えることはない
からである。さらにクロマキ−信号寸法が中位の時は増
加量が最大となるようにする。これは一般の使用状態で
は寸法が中位の時が多く、かつ動きも大きいからである
。クロマキー信号寸法と増加量の関係は以上のような考
えに基ずき決められるが、増加量をただ単に定数にした
り、クロマキ−信号寸法に比例したりあるいはその混合
にした関係にしても動作可能であることはいうまでもな
い。演算回路１４の１例を第７図を用いて説明する。

水平方向垂直方向共に考え方は同じなので水平方向につ
いての１例を示す。キー信号検出回路１３からの水平方
向の最少値４０と最大値４１が演算回路１４の入力とな
る。引算回路７１にて最大値から最少値が引算される。
引算回路７１の出力はキー信号の水平方向の長さを示す
ことになる。この値は次の係数器７２の入力となり、あ
る係数が掛けられる。これは枠寸法の増加量に入力のキ
ー信号寸法の比例成分を含ませるためのものである。次
に加算器７３によりある定数が加えられる。次にこの出
力はリミッター７４に導びかれ、ある値をこえぬよう制
限される。これは入力キー信号寸法が大きい時枠の増加
量が大きくなりすぎるのを防ぐためである。リミッタ−
７４の出力は引算器７５に導びかれ、入力キー信号の最
少値４０から引算をする。引算された答は最少値リミッ
ター７６に導びかれる。最少値リミッター７６はもし入
力が負の数であればこれを零におきかえ、正の数であれ
ばそのまま通過するよう礎成されている。一方リミツタ
−７４の出力は加算器７７にも導びかれており入力キー
信号最大値４１に加算される。

加算された結果は最大値リミツター７８に導びかれ、入
力値がキー信号として考え得る最大値を超えた時はこの
値におきかわり、それ以下の場合にはそのまま通過する
よう構成されている。以上述べたように入力キー信号の
最少値４０はより小さく、最大値４１はより大きくする
よう演算されるので、等価的にキー信号枠寸法を大きく
なるよう補正されることになる。以上水平方向の補正に
ついて述べたが、垂直方向の補正も全く同じ方法により
なされるので説明は省略する。

補正された４種の値は、枠信号発生器１５（第３図）に
送られ、枠２２（第５図）に相当する枠信号を発生する
。

この枠信号はゲート回路１２に供給されて、クロマキー
信号をゲートして雑音成分を取り除く。すなわち枠２２
よりも外側にある雑音成分は除去される。一方、演算回
路１４は、枠２３に相当する大きさに第二の映像信号を
縮少するのに必要な各種の値を画像縞少回路１６に供孫
台する。

縮少回路１６の出力は、混合増幅器１７の入力に供給さ
れる。混合増幅器１７には第一の映像信号Ａおよびクロ
マキー信号も同時に供Ｖ給されており、第一の映像信号
Ａに縦少された第二の映像信号Ｂが挿入、混合され、所
定の出力信号４を出力する。縦少回路１６にて縞少され
た画像の寸法は、枠２３に相当し、実際のク。マキー信
号枠２５よりも大きい。これは画像を縮少する時の信号
処理に時間がかかり、このためクロマキー信号の動きと
縮少された画像の動きとの間にズレが生じ、前にも述べ
たように第２図Ｂの斜線部で示すような出力信号に不必
要な部分が表われるのを防ぐため、あらかじめ第二の映
像信号８をキー信号よりも大きめの寸法に縦少するもの
である。第８図は画像縦少回路１６の系統図であり、入
力端子３からの第二の映像信号Ｂはアナログ／ディジタ
ル変換器８１に供給され、ＰＣＭ（パルスコードモジュ
レーション）信号に変換される。

この時信号Ｂはライトクロック発生器８２にも供給され
、カラーバースト信号に位相ロックした連続波を発振す
る。この連続波は逓倍されアナログノデイジタル変換器
８１のクロックとして送り出され、１クロツクバルス毎
に入力をサンプルして画素に分割し、各画素がディジタ
ル量に変換され出力となる。アナログノデイジタル変換
器出力は内挿回路８３に供ｖ給される。内挿回路８３は
水平方向の画素数及び垂直方向の走査線数を変換する機
能を有し、例えば画像を水平方向に１′１．５に縮少す
る場合には入力画素列のうち第１番目‘まそのまま通過
させ、２番目と３番目から内挿によりちようどその中央
に対応する画素を作り出力画素の第２番目となるように
し、次の４番目の画素はそのまま通過させ出力の３番目
とする。

この動作をくり返せば、出力画素数を入力画素数の１／
１．５にすることができる。すなわち等価的にアナログ
ディジタル変換器におけるサンプル間隙を１．３割こし
たことになり、これを次段のメモリー８４に書きこむ。
従ってメモリー８４内にはすでに縮少した画像が書きこ
まれることになる。これらの制御は、演算回路１４から
の出力９３および９４の信号によりなされる。信号９３
は内挿回路８４において新しく作る画素間の間隙を制御
し、信号９４はメモリー８４に信号を書込む時のアドレ
スを発生するライトアドレス発生器８５の制御を行なう
もので、メモリーに画素が到来する毎にアドレス値が１
つ増加するよう制御する。リードアドレス発生器８６は
、メモリー８４から信号を謙出す時に使うリードアドレ
スを発生する。

スイッチ８７は信号書込み時にはライトアドレスを議出
し時にはリードアドレスを選択するためのものである。
リードクロツク発生器９川ま基準同期信号９２を入力と
し、リードアドレス発生器８６およびディジタルアナロ
グ変換器８８を駆動するりードクロックを発生する。デ
ィジタルアナログ変換器８８はメモリー８４からのディ
ジタル信号を設けアナログ信号に変換する。このアナロ
グ信号は次段のプロセス増幅器８９に送られ増幅され信
号９１として出力される。この出力信号は所定の位直お
よび寸法に縮少された面像信号となっており、混合増幅
器１７の入力の１つとして供給される。以上説明したよ
うに本装置を用いれば、外部から供聯合されるクロマキ
−信号の大きさに入力画像を自動的線少することができ
るので、テレビ番組制作において、非常に有効である。

説明にはキー信号としてクロマキー信号の例について述
べたが波形発生器１８からのワィプキー等にもそのまま
応用できることはいうまでもない。特にキー信号に雑音
があっても本装置は安定に動く点が従来の装置にはない
特徴である。

【図面の簡単な説明】

第１図Ａ〜Ｂおよび第２図Ａ〜Ｂは従来の装置の動作状
態を示す図である。第３図は本発明の一実施例のブロック図、第４図はキー
信号検出回路のブロック図、第５図は本発明の一実施例
により得られる各枠の画面上の関係を示す図、第６図は
入力キー枠と出力枠とのサイズ関係を示す図、第７図は
演算回路のブロック図、第８図は画像縦少回路のブロッ
ク図である。髪′図弟Ｚ図券３図第４図髪５図穿る図券フ図多８図

Claims

【特許請求の範囲】

１第一の映像信号に係るクロマキー枠内に第二の映像
信号に係る映像画面を圧縮挿入して特殊効果画面を得る
クロマキートラツキング装置において、前記第一の映像
信号からクロマキー信号を得る手段と、前記クロマキー
信号の外接枠アドレスを検出する手段と、検出された外
接枠アドレスから、これよりも寸法の大きい枠を求める
手段と、この大きい枠に前記第二の映像信号に係る映像
画面を縮少する手段とを具備することを特徴とするクロ
マキートラツキング装置。