JPS6011960A - マルチプロセツサシステム - Google Patents
マルチプロセツサシステムInfo
- Publication number
- JPS6011960A JPS6011960A JP11904183A JP11904183A JPS6011960A JP S6011960 A JPS6011960 A JP S6011960A JP 11904183 A JP11904183 A JP 11904183A JP 11904183 A JP11904183 A JP 11904183A JP S6011960 A JPS6011960 A JP S6011960A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processing
- interruption
- processors
- discriminating process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の技術分野
本発明はマルチプロセッサシステムに係り、特にプロセ
ッサ間の通信効率向上等の改善を図ったマルチプロセッ
サシステムに関する。
ッサ間の通信効率向上等の改善を図ったマルチプロセッ
サシステムに関する。
（ｒＪ）技術の背景
袂数台のプロセッサを統合し７て構成されイ）マルチプ
ロセッサシステムが知られている。このようなシステム
において、各プロや・フサ間で１（いにり］して処理要
求を発することがある。その場合においても各プロセッ
サは、可能な限り、夫々における処理を遂行し得て３Ｆ
ｆｉ信の効率を高ル”に保てることが望ましい。
ロセッサシステムが知られている。このようなシステム
において、各プロや・フサ間で１（いにり］して処理要
求を発することがある。その場合においても各プロセッ
サは、可能な限り、夫々における処理を遂行し得て３Ｆ
ｆｉ信の効率を高ル”に保てることが望ましい。
Ｌ７かしながら、従来のこの種システムはその制御方式
上の制約から、−上述のよ・）な自るべき姿を十分実現
し得ていない憾みのあイ）ことが指摘されており、その
改善方が強く９望されている。
上の制約から、−上述のよ・）な自るべき姿を十分実現
し得ていない憾みのあイ）ことが指摘されており、その
改善方が強く９望されている。
〈ノ）従来技術と問題点
第１図に示すような従来のマルチプロセノジ・システム
において、プロセッサａが走行中に、プロセッサｂがプ
ロセッサａに対して処理要求を発した場合に、プロセッ
サｂ自ら１」Δ１．Ｔ信号をオンにしてその旨の通知を
出ずと共に、迅速に要求が受り付けられるよう割込み信
号をメンにする。、てれらの信号に応答してブＩコセソ
リ“ａはそれまで実行していた処理を中断し７て割込み
゛１１１別処理に移り、プロセツサ間ｂからの要求があ
ることを判別した後にプロセッサｂから要求のあった処
理を行なっていたく第２図参照）に のような処理過程を踏むため、ブロモ・ノサａがプロセ
ッサｂの割込みを受り付けてからブロモ、ザｂに対する
処理を実行するに至るまでには、割込み判別処理が不可
欠とされる一方、その割込み処理期間中プロセッサ１）
は動作状態になく待機状態にされたままにある。それ故
、プロセッサ間の効率の良い通信がド■害されていた。
において、プロセッサａが走行中に、プロセッサｂがプ
ロセッサａに対して処理要求を発した場合に、プロセッ
サｂ自ら１」Δ１．Ｔ信号をオンにしてその旨の通知を
出ずと共に、迅速に要求が受り付けられるよう割込み信
号をメンにする。、てれらの信号に応答してブＩコセソ
リ“ａはそれまで実行していた処理を中断し７て割込み
゛１１１別処理に移り、プロセツサ間ｂからの要求があ
ることを判別した後にプロセッサｂから要求のあった処
理を行なっていたく第２図参照）に のような処理過程を踏むため、ブロモ・ノサａがプロセ
ッサｂの割込みを受り付けてからブロモ、ザｂに対する
処理を実行するに至るまでには、割込み判別処理が不可
欠とされる一方、その割込み処理期間中プロセッサ１）
は動作状態になく待機状態にされたままにある。それ故
、プロセッサ間の効率の良い通信がド■害されていた。
クー）発明の目的
本発明はヒ述したような従来システムの有する欠点に堀
みて創案されたもので、その目的は他のプロセッサに処
理要求を発し７たプロセッサの稼動状態を可及的に保ち
得てプロセツサ間の効率の良い通信を行なわしめ得んと
するマルチブロモ・ノサシステムを折供することにある
。
みて創案されたもので、その目的は他のプロセッサに処
理要求を発し７たプロセッサの稼動状態を可及的に保ち
得てプロセツサ間の効率の良い通信を行なわしめ得んと
するマルチブロモ・ノサシステムを折供することにある
。
（ボ〉発明の構成
そして、その目的は複数のブロモ・ンサの間で通信が行
なわれるマルチプロセツサシステムにおいて、第１のプ
ロセッサに刻して第２のブＩＩセッサが処理中断に起因
する割込み信号を発信する第１の手段と、上記第２のブ
ロモノリ−がその処理を中断し、たことを１．ト配別込
み信号発信１）の予め決められた時刻に、上記第１のプ
し１七ノサＧに列し゛（通知する第２の手段と、上記第
１１壺ひ第２の手段を独立に制御する手段とを（ケ１１
えて桿１成し〕謂）の−ζ、Ｐ）る。
なわれるマルチプロセツサシステムにおいて、第１のプ
ロセッサに刻して第２のブＩＩセッサが処理中断に起因
する割込み信号を発信する第１の手段と、上記第２のブ
ロモノリ−がその処理を中断し、たことを１．ト配別込
み信号発信１）の予め決められた時刻に、上記第１のプ
し１七ノサＧに列し゛（通知する第２の手段と、上記第
１１壺ひ第２の手段を独立に制御する手段とを（ケ１１
えて桿１成し〕謂）の−ζ、Ｐ）る。
（−・）発明の実施例
以下、添付図面を参Ｑ７ｊ Ｌ、ながＯ）本発明の詳細
な説明−４゛る。
な説明−４゛る。
第３図は本発明の一実施例を丞ず。、二の図に４片いて
、マルチプロセッサシステムは第１のプロセツサ間ロ の本発明特徴部分は図面を明瞭に−４ろため第２０）プ
ロセッサ２についてのみ示すが、第１のプに１セソザ１
に対しζ第２のブロモ・７す２が処理中断に起因する割
込み信号を発生する第１の手段３と、第２のブーコセソ
サ２がその処理を中断し７ノ、・ことを第１のプｌコセ
ノサに対して通知する第２の手段４と、第１及び第２の
手段３及び４を独立に制御する手段５とにより構成され
ている。６１、乃至６Ｎは従来同様の制御信号線である
。
、マルチプロセッサシステムは第１のプロセツサ間ロ の本発明特徴部分は図面を明瞭に−４ろため第２０）プ
ロセッサ２についてのみ示すが、第１のプに１セソザ１
に対しζ第２のブロモ・７す２が処理中断に起因する割
込み信号を発生する第１の手段３と、第２のブーコセソ
サ２がその処理を中断し７ノ、・ことを第１のプｌコセ
ノサに対して通知する第２の手段４と、第１及び第２の
手段３及び４を独立に制御する手段５とにより構成され
ている。６１、乃至６Ｎは従来同様の制御信号線である
。
次に、ｌ−述のような特徴部分を有する本発明マルチプ
ロセッサシステムの動作を説明する。
ロセッサシステムの動作を説明する。
マルチプロセッサシステムのプロセッサ１とプロセッサ
２とが独立の並行動作状態に置かれているところへ、何
らかの原因でプロセッサ２からプロセッサ１への処理要
求、即ち処理中断に起因する割込み信号が手段５の制御
の下に第１の手「々３から発生されたとする（第４図参
照）。その割込み信号がプロセッサ１で受け付けられる
と、プロセッサ１での処理は中断されて割込み判別処理
に入る。その割込み判別処理の間プロセツサー２での処
理は続行され、第４障Ｉに歌されるように割込み判別処
理終了曲面に手段５の制御の下に第２の手段４から）（
Ａ Ｌ、 ′ｒ倍信号発生し、これをプロセッサ１に送
ると共にプロセッサ２の処理を中断する。
２とが独立の並行動作状態に置かれているところへ、何
らかの原因でプロセッサ２からプロセッサ１への処理要
求、即ち処理中断に起因する割込み信号が手段５の制御
の下に第１の手「々３から発生されたとする（第４図参
照）。その割込み信号がプロセッサ１で受け付けられる
と、プロセッサ１での処理は中断されて割込み判別処理
に入る。その割込み判別処理の間プロセツサー２での処
理は続行され、第４障Ｉに歌されるように割込み判別処
理終了曲面に手段５の制御の下に第２の手段４から）（
Ａ Ｌ、 ′ｒ倍信号発生し、これをプロセッサ１に送
ると共にプロセッサ２の処理を中断する。
ＨＡ Ｌ Ｔ信号を受け取ったプロセッサ１は割込み判
別処理終了から直ちにプロセッサ２に刻する処理を開始
する。
別処理終了から直ちにプロセッサ２に刻する処理を開始
する。
そして、この処理が終了−・トチ）と、父兄の並１１千
）１作状態に７ｉ帰する。
）１作状態に７ｉ帰する。
し述のような制１ｉ１１１態様を採れ！：ｉ、ｐｉｌ＋
込、゛ノ刊別処理中においてプロセフ・すｌＬブＩＩ
’ＩＨ’・４ｊン、°の４１、有資源に対するアクセス
用１合δよない力品、通信りノ率の良いマルチプロ１１
ノ９′ンフう−Ｊいを実”Ｊ、 ｉｌｌ ’：に：る。
込、゛ノ刊別処理中においてプロセフ・すｌＬブＩＩ
’ＩＨ’・４ｊン、°の４１、有資源に対するアクセス
用１合δよない力品、通信りノ率の良いマルチプロ１１
ノ９′ンフう−Ｊいを実”Ｊ、 ｉｌｌ ’：に：る。
又、処理要求を発したプ＋：ｒ−ｐ／ｌＩ′の待ち時間
が大幅に短縮される。
が大幅に短縮される。
なお、上記実施例は２台のプ１１セノーリ′力じ）構成
サレルマルナブｒ：Ｉセソザンスう一ムにりい−どｊ！
トノ＼人′が、これに限定されるものでｖ；１ない。
サレルマルナブｒ：Ｉセソザンスう一ムにりい−どｊ！
トノ＼人′が、これに限定されるものでｖ；１ない。
（））発明の勿１果
以上述べたように、本発明６１１ Ａ、れぽ、■通信効
率の良いマル千ブじＪヒノリシステムを実現出来、 ■処理要求を発したブロモ、 ４１゛の待ら時間を人情
に短縮出来る、等の効果がｇ７ちれる。
率の良いマル千ブじＪヒノリシステムを実現出来、 ■処理要求を発したブロモ、 ４１゛の待ら時間を人情
に短縮出来る、等の効果がｇ７ちれる。
第１図は従来マルチプロセツサシステム、を示す図、第
２図は第１図システム内の処理時系列を示す図、第３図
は本発明の一実施例を示す図、第４図は第３図実施例に
おりる処理時系列を示す図である。 図中、１．２はプロセッサ、３は第１の手段、４ば第２
の手段、５は第１及び第２の手段を独立に制御する手段
である。
２図は第１図システム内の処理時系列を示す図、第３図
は本発明の一実施例を示す図、第４図は第３図実施例に
おりる処理時系列を示す図である。 図中、１．２はプロセッサ、３は第１の手段、４ば第２
の手段、５は第１及び第２の手段を独立に制御する手段
である。
Claims (1)
- 複数のプロセッサの間で通信が行なわれるマルチプロセ
ッサシステムにおいて、第１のプロセッサに対して第２
のプロセッサが処理中断に起因する割込み信号を発信す
る第１の手段と、上記第２のプロセッサがその処理をｔ
ｐ断したことを、と配別込み信号発信後の予め決められ
た時刻に、上記第１のプロセッサに対して通知する第２
の手段と、上記第１及び第２の手段を独立に制御する手
段とを備えて構成したことを特徴とするマルチプロセッ
サシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11904183A JPS6011960A (ja) | 1983-06-30 | 1983-06-30 | マルチプロセツサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11904183A JPS6011960A (ja) | 1983-06-30 | 1983-06-30 | マルチプロセツサシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6011960A true JPS6011960A (ja) | 1985-01-22 |
| JPH0118464B2 JPH0118464B2 (ja) | 1989-04-05 |
Family
ID=14751474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11904183A Granted JPS6011960A (ja) | 1983-06-30 | 1983-06-30 | マルチプロセツサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6011960A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58169661A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | デ−タ処理システム |
-
1983
- 1983-06-30 JP JP11904183A patent/JPS6011960A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58169661A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | デ−タ処理システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0118464B2 (ja) | 1989-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3636871B2 (ja) | 並列プロセッサシステム | |
| US4318174A (en) | Multi-processor system employing job-swapping between different priority processors | |
| CN114490085B (zh) | 一种网卡配置方法、装置、设备及存储介质 | |
| JPS603775A (ja) | 多重処理システムの割込み選択方式 | |
| JPH0118464B2 (ja) | ||
| JPH0525135B2 (ja) | ||
| CN120045486B (zh) | 一种基于共享内存的can通信加速方法及上位机 | |
| JPH05134960A (ja) | ローカルプロセツシング方式 | |
| JPS60237566A (ja) | プロセツサ間通信方式 | |
| JPS58195920A (ja) | 通信制御インタフエ−ス方式 | |
| JPS60168240A (ja) | 割込処理回路 | |
| JPH047659A (ja) | 複合計算機システム | |
| JPS62190548A (ja) | マルチプロセツサ動的仕事分割管理方式 | |
| JPS61267850A (ja) | 共通バス制御方式 | |
| JP2005078244A (ja) | プログラム実行方法およびプログラム実行装置 | |
| JPS63184152A (ja) | プロセツサ間通信制御方式 | |
| JPS63245754A (ja) | 情報処理システムの入出力制御方式 | |
| JPH05173926A (ja) | 周辺装置接続システム | |
| JPS63228253A (ja) | 割込み処理方式 | |
| JPS61166670A (ja) | サ−ビスプロセツサバス切り替え方式 | |
| JPS63234346A (ja) | マルチプロセツサ装置 | |
| JPS5886644A (ja) | 割込み処理方式 | |
| JPH04223546A (ja) | リクエスト競合制御方式 | |
| JPS6244862A (ja) | プロセツサ間接続装置 | |
| JPS60123953A (ja) | チャネル切り替え制御方式 |