JPH0118464B2 - - Google Patents
Info
- Publication number
- JPH0118464B2 JPH0118464B2 JP11904183A JP11904183A JPH0118464B2 JP H0118464 B2 JPH0118464 B2 JP H0118464B2 JP 11904183 A JP11904183 A JP 11904183A JP 11904183 A JP11904183 A JP 11904183A JP H0118464 B2 JPH0118464 B2 JP H0118464B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processing
- interrupt
- multiprocessor system
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
〔概要〕
プロセツサ間の通信効率向上等の改善を図つた
マルチプロセツサシステムに関し、 他のプロセツサに処理要求を発したプロセツサ
の稼動状態を可及的に保ち得てプロセツサ間の効
率の良い通信を行なうことを目的とし、 複数のプロセツサの間で通信が行なわれるマル
チプロセツサシステムにおいて、第１のプロセツ
サに対して第２のプロセツサが処理中断に起因す
る割込み信号を発信する第１の手段と、前記第２
のプロセツサがその処理を中断したことを、前記
割込み信号発信後であつて該割込み信号に対する
割込み判別処理終了直前に、前記第１のプロセツ
サに対して通知する第２の手段と、前記第１及び
第２の手段を独立に制御する第３の手段とを備え
て構成した。
マルチプロセツサシステムに関し、 他のプロセツサに処理要求を発したプロセツサ
の稼動状態を可及的に保ち得てプロセツサ間の効
率の良い通信を行なうことを目的とし、 複数のプロセツサの間で通信が行なわれるマル
チプロセツサシステムにおいて、第１のプロセツ
サに対して第２のプロセツサが処理中断に起因す
る割込み信号を発信する第１の手段と、前記第２
のプロセツサがその処理を中断したことを、前記
割込み信号発信後であつて該割込み信号に対する
割込み判別処理終了直前に、前記第１のプロセツ
サに対して通知する第２の手段と、前記第１及び
第２の手段を独立に制御する第３の手段とを備え
て構成した。
本発明はマルチプロセツサシステムに係り、特
にプロセツサ間の通信効率向上等の改善を図つた
マルチプロセツサシステムに関する。
にプロセツサ間の通信効率向上等の改善を図つた
マルチプロセツサシステムに関する。
複数台のプロセツサを統合して構成されるマル
チプロセツサシステムが知られている。このよう
なシステムにおいて、各プロセツサ間で互いに対
して処理要求を発することがある。その場合にお
いても各プロセツサは、可能な限り、夫々におけ
る処理を遂行し得て通信の効率を高度に保てるこ
とが望ましい。
チプロセツサシステムが知られている。このよう
なシステムにおいて、各プロセツサ間で互いに対
して処理要求を発することがある。その場合にお
いても各プロセツサは、可能な限り、夫々におけ
る処理を遂行し得て通信の効率を高度に保てるこ
とが望ましい。
第４図に示すような従来のマルチプロセツサシ
ステムにおいて、プロセツサａが動作中に、プロ
セツサｂがプロセツサａに対して処理要求を発し
た場合に、プロセツサｂ自らHALT信号をオン
にしてその旨の通知を出すと共に、迅速に要求が
受け付けられるよう割込み信号をオンにする。こ
れらの信号に応答してプロセツサａはそれまで実
行していた処理を中断して割込み判別処理に移
り、プロセツサｂからの要求があることを判別し
た後にプロセツサｂから要求のあつた処理を行な
つていた（第５図参照）。
ステムにおいて、プロセツサａが動作中に、プロ
セツサｂがプロセツサａに対して処理要求を発し
た場合に、プロセツサｂ自らHALT信号をオン
にしてその旨の通知を出すと共に、迅速に要求が
受け付けられるよう割込み信号をオンにする。こ
れらの信号に応答してプロセツサａはそれまで実
行していた処理を中断して割込み判別処理に移
り、プロセツサｂからの要求があることを判別し
た後にプロセツサｂから要求のあつた処理を行な
つていた（第５図参照）。
このような処理過程を踏むため、プロセツサａ
がプロセツサｂの割込みを受け付けてからプロセ
ツサｂに対する処理を実行するに至るまでには、
割込み判別処理が不可欠とされる一方、その割込
み処理期間中プロセツサｂは動作状態になく待機
状態にされたままにある。それ故、プロセツサ間
の効率の良い通信が阻害されていた。
がプロセツサｂの割込みを受け付けてからプロセ
ツサｂに対する処理を実行するに至るまでには、
割込み判別処理が不可欠とされる一方、その割込
み処理期間中プロセツサｂは動作状態になく待機
状態にされたままにある。それ故、プロセツサ間
の効率の良い通信が阻害されていた。
本発明は上述したような従来システムの有する
欠点に鑑みて創作されたもので、他のプロセツサ
に処理要求を発したプロセツサの稼動状態を可及
的に保ち得てプロセツサ間の効率の良い通信を行
なわしめ得んとするマルチプロセツサシステムを
提供することをその目的とする。
欠点に鑑みて創作されたもので、他のプロセツサ
に処理要求を発したプロセツサの稼動状態を可及
的に保ち得てプロセツサ間の効率の良い通信を行
なわしめ得んとするマルチプロセツサシステムを
提供することをその目的とする。
第１図は本発明の原理ブロツク図を示す。
この図に示すように、本発明は、複数のプロセ
ツサ１，２の間で通信が行なわれるマルチプロセ
ツサシステムにおいて、第１のプロセツサ１に対
して第２のプロセツサ２が処理中断に起因する割
込み信号を発信する第１の手段３と、前記第２の
プロセツサ２がその処理を中断したことを、前記
割込み信号発信後であつて該割込み信号に対する
割込み判別処理終了直前に、前記第１のプロセツ
サ１に対して通知する第２の手段４と、前記第１
及び第２の手段３，４を独立に制御する第３の手
段５とを備えて構成されている。
ツサ１，２の間で通信が行なわれるマルチプロセ
ツサシステムにおいて、第１のプロセツサ１に対
して第２のプロセツサ２が処理中断に起因する割
込み信号を発信する第１の手段３と、前記第２の
プロセツサ２がその処理を中断したことを、前記
割込み信号発信後であつて該割込み信号に対する
割込み判別処理終了直前に、前記第１のプロセツ
サ１に対して通知する第２の手段４と、前記第１
及び第２の手段３，４を独立に制御する第３の手
段５とを備えて構成されている。
第２のプロセツサ２において処理中断原因が発
生すると、その第１の手段３から第１のプロセツ
サ１に対し割込み信号を送出する。その第１のプ
ロセツサ１における割込み判別処理終了直前に、
第２のプロセツサ２は処理を中断し、処理中断通
知信号（HALT信号）を第１のプロセツサ１へ
送出する。その第１のプロセツサ１では、割込み
判別処理終了時刻から第２のプロセツサの依頼処
理を開始する。
生すると、その第１の手段３から第１のプロセツ
サ１に対し割込み信号を送出する。その第１のプ
ロセツサ１における割込み判別処理終了直前に、
第２のプロセツサ２は処理を中断し、処理中断通
知信号（HALT信号）を第１のプロセツサ１へ
送出する。その第１のプロセツサ１では、割込み
判別処理終了時刻から第２のプロセツサの依頼処
理を開始する。
第２図は本発明の一実施例を示す。この図にお
いて、マルチプロセツサシステムは第１のプロセ
ツサ１と、第２のプロセツサ２とで構成され、そ
の本発明特微部分は図面を明瞭にするため第２の
プロセツサ２についてのみ示すが、第１のプロセ
ツサ１に対して第２のプロセツサ２が処理中断に
起因する割込み信号を発生する第１の手段３と、
第２のプロセツサ２がその処理を中断したことを
第１のプロセツサに対して通知する第２の手段４
と、第１及び第２の手段３及び４を独立に制御す
る第３の手段５とにより構成されている。６1乃
至６Nは従来同様に制御信号線である。
いて、マルチプロセツサシステムは第１のプロセ
ツサ１と、第２のプロセツサ２とで構成され、そ
の本発明特微部分は図面を明瞭にするため第２の
プロセツサ２についてのみ示すが、第１のプロセ
ツサ１に対して第２のプロセツサ２が処理中断に
起因する割込み信号を発生する第１の手段３と、
第２のプロセツサ２がその処理を中断したことを
第１のプロセツサに対して通知する第２の手段４
と、第１及び第２の手段３及び４を独立に制御す
る第３の手段５とにより構成されている。６1乃
至６Nは従来同様に制御信号線である。
次に、上述のような特徴部分を有する本発明マ
ルチプロセツサシステムの動作を説明する。
ルチプロセツサシステムの動作を説明する。
マルチプロセツサシステムのプロセツサ１とプ
ロセツサ２とが独立の並行動作状態に置かれてい
るところへ、何らかの原因でプロセツサ２からプ
ロセツサ１への処理要求、即ち処理中断に起因す
る割込み信号が第３の手段５の制御の下に第１の
手段３から発生されたとする（第３図参照）。こ
の割込み信号がプロセツサ１で受け付けられる
と、プロセツサ１での処理は中断されて割込み判
別処理に入る。その割込み判別処理の間プロセツ
サ２での処理は続行され、第３図に示されるよう
に割込み判別処理終了直前に第３の手段５の制御
の下に第２の手段４からHALT信号を発生し、
これをプロセツサ１に送ると共にプロセツサ２の
処理を中断する。
ロセツサ２とが独立の並行動作状態に置かれてい
るところへ、何らかの原因でプロセツサ２からプ
ロセツサ１への処理要求、即ち処理中断に起因す
る割込み信号が第３の手段５の制御の下に第１の
手段３から発生されたとする（第３図参照）。こ
の割込み信号がプロセツサ１で受け付けられる
と、プロセツサ１での処理は中断されて割込み判
別処理に入る。その割込み判別処理の間プロセツ
サ２での処理は続行され、第３図に示されるよう
に割込み判別処理終了直前に第３の手段５の制御
の下に第２の手段４からHALT信号を発生し、
これをプロセツサ１に送ると共にプロセツサ２の
処理を中断する。
HALT信号を受け取つたプロセツサ１は割込
み判別処理終了から直ちにプロセツサ２に対する
処理を開始する。
み判別処理終了から直ちにプロセツサ２に対する
処理を開始する。
そして、この処理が終了すると、又元の並行動
作状態に復帰する。
作状態に復帰する。
上述のような制御態様を採れば、割込み判別処
理中においてプロセツサ１とプロセツサ２との共
有資源に対するアクセス競合はないから、通信効
率の良いマルチプロセツサシステムを実現出来
る。又、処理要求を発したプロセツサの待ち時間
が大幅に短縮される。
理中においてプロセツサ１とプロセツサ２との共
有資源に対するアクセス競合はないから、通信効
率の良いマルチプロセツサシステムを実現出来
る。又、処理要求を発したプロセツサの待ち時間
が大幅に短縮される。
なお、上記実施例は２台のプロセツサから構成
されるマルチプロセツサシステムについて述べた
が、これに限定されるものではない。
されるマルチプロセツサシステムについて述べた
が、これに限定されるものではない。
以上述べたように本発明によれば、
通信効率の良いマルチプロセツサシステムを
実現出来、 処理要求を発したプロセツサの待ち時間を大
幅に短縮出来る、等の効果が得られる。
実現出来、 処理要求を発したプロセツサの待ち時間を大
幅に短縮出来る、等の効果が得られる。
第１図は本発明の原理ブロツク図、第２図は本
発明の一実施例を示す図、第３図は第２図実施例
における処理時系列を示す図、第４図は従来のマ
ルチプロセツサシステムを示す図、第５図な従来
システムの処理時系列を示す図である。第１図及
び第２図において、 １，２はプロセツサ、３は第１の手段、４は第
２の手段、５は第１及び第２の手段を独立に制御
する手段である。
発明の一実施例を示す図、第３図は第２図実施例
における処理時系列を示す図、第４図は従来のマ
ルチプロセツサシステムを示す図、第５図な従来
システムの処理時系列を示す図である。第１図及
び第２図において、 １，２はプロセツサ、３は第１の手段、４は第
２の手段、５は第１及び第２の手段を独立に制御
する手段である。
Claims (1)
- １ 複数のプロセツサ１，２の間で通信が行なわ
れるマルチプロセツサシステムにおいて、第１の
プロセツサ１に対して第２のプロセツサ２が処理
中断に起因する割込み信号を発信する第１の手段
３と、前記第２のプロセツサ２がその処理を中断
したことを、前記割込み信号発信後であつて該割
込み信号に対する割込み判別処理終了直前に、前
記第１のプロセツサ１に対して通知する第２の手
段４と、前記第１及び第２の手段３，４を独立に
制御する第３の手段５とを備えて構成したことを
特徴とするマルチプロセツサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11904183A JPS6011960A (ja) | 1983-06-30 | 1983-06-30 | マルチプロセツサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11904183A JPS6011960A (ja) | 1983-06-30 | 1983-06-30 | マルチプロセツサシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6011960A JPS6011960A (ja) | 1985-01-22 |
| JPH0118464B2 true JPH0118464B2 (ja) | 1989-04-05 |
Family
ID=14751474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11904183A Granted JPS6011960A (ja) | 1983-06-30 | 1983-06-30 | マルチプロセツサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6011960A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58169661A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | デ−タ処理システム |
-
1983
- 1983-06-30 JP JP11904183A patent/JPS6011960A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6011960A (ja) | 1985-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05134960A (ja) | ローカルプロセツシング方式 | |
| JPS583009A (ja) | デ−タ処理装置の電源制御装置 | |
| JPH03265945A (ja) | 異種オペレーティングシステム間のデータ共有方式 | |
| JPH04229354A (ja) | 電力消費節減のためにインタラプト待ち状態のマイクロプロセッサのウェイクアップフェーズ間にｄｍａモードでのデータトランスファー | |
| JP2581327B2 (ja) | 仮想計算機の入出力割込み処理方式 | |
| JPH04372042A (ja) | 入出力割込み処理管理方式 | |
| JPH0236971B2 (ja) | ||
| JP2000029850A (ja) | オペレーティングシステムのプロセッサ間通信を使用したタスク制御方法 | |
| KR910005757Y1 (ko) | 멀티 프로세서에 있어서 핸드 세이킹 회로 | |
| JPS6011960A (ja) | マルチプロセツサシステム | |
| JPS60168240A (ja) | 割込処理回路 | |
| JPH03167633A (ja) | 割り込みプログラム管理方法 | |
| JPH03164940A (ja) | 割込み時期を複数化した計算機 | |
| JPH01123357A (ja) | 割り込み制御方式 | |
| JPH05158864A (ja) | Ｄｍａ制御装置 | |
| JPH0658654B2 (ja) | 割込み受付け制御方式 | |
| JPS6170653A (ja) | プロセツサ間の割込み制御方式 | |
| JPS6292058A (ja) | マルチプロセツサシステム | |
| JPS6041786B2 (ja) | 割込制御システム | |
| JPS6175947A (ja) | チャネル制御方法 | |
| JPS62145448A (ja) | 端末のタイム・アウト回避方式 | |
| JPS6043765A (ja) | 入出力処理装置 | |
| JPS60147845A (ja) | 巡環パイプライン型デ−タフロ−計算機の負荷制御方式 | |
| JPH0328951A (ja) | 入出力制御装置 | |
| JPH0535460B2 (ja) |