JPS60120436A - マイクロプロセツサ - Google Patents
マイクロプロセツサInfo
- Publication number
- JPS60120436A JPS60120436A JP58227862A JP22786283A JPS60120436A JP S60120436 A JPS60120436 A JP S60120436A JP 58227862 A JP58227862 A JP 58227862A JP 22786283 A JP22786283 A JP 22786283A JP S60120436 A JPS60120436 A JP S60120436A
- Authority
- JP
- Japan
- Prior art keywords
- register
- microprogram
- microprocessor
- microinstruction
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はマイクロプロセッサに係り、特に製造時の歩留
シの向上に関する。
シの向上に関する。
従来、マイクロプロセッサの製造工程では製品の歩留り
の向上のために種々の努力が■ねられている。しかしな
がら現実には不良品の発生を完全に除去することは不可
能である。
の向上のために種々の努力が■ねられている。しかしな
がら現実には不良品の発生を完全に除去することは不可
能である。
ところでマイクロプロセッサを製造し、テストを行なっ
た結果、動作しないレジスタが存在すればテストは不合
格となる。このような場合、上記動作しないレジスタを
全く用いないマイク゛ ロブログラムを制御記憶に用意
できることがある。すなわち、一般にマイクロプロセッ
サでは複数個のレジスタを有しているので、そのなかの
１個が動作しない場合に、このレジスタを用いずに動作
するマイクロプログラムを用意すれば本来の機能は低下
しても該マイクロプロセッサを不良品から救済すること
ができ歩留９を向上することができる。
た結果、動作しないレジスタが存在すればテストは不合
格となる。このような場合、上記動作しないレジスタを
全く用いないマイク゛ ロブログラムを制御記憶に用意
できることがある。すなわち、一般にマイクロプロセッ
サでは複数個のレジスタを有しているので、そのなかの
１個が動作しない場合に、このレジスタを用いずに動作
するマイクロプログラムを用意すれば本来の機能は低下
しても該マイクロプロセッサを不良品から救済すること
ができ歩留９を向上することができる。
しかしながら、匍」御１己憶に用意されるマイクロプロ
グラムはマイクロプロセッサの全ての構成要件が正常に
動作することを前提とするものである。このためにテス
トの結果、たとえば動作不良のレジスタを発見すれば轟
該マイクロプロセッサは不良品とせざるを得なかった。
グラムはマイクロプロセッサの全ての構成要件が正常に
動作することを前提とするものである。このためにテス
トの結果、たとえば動作不良のレジスタを発見すれば轟
該マイクロプロセッサは不良品とせざるを得なかった。
本発明は上記の事情に鑑みてなされたものでテスト結果
が不良のマイクロプロセッサも救済して良品とすること
ができ、それによって歩留りを向上し製品のコストを低
減することができるマイクロプロセッサ全提供すること
を目的とするものである。
が不良のマイクロプロセッサも救済して良品とすること
ができ、それによって歩留りを向上し製品のコストを低
減することができるマイクロプロセッサ全提供すること
を目的とするものである。
すなわち本発明はテストの結果、マイクロプロセッサの
構成要素に不良があった場合、この不良な構成要素を用
いないマイクロプログラムで動作させて不良品を良品と
して使用できるようにすることを特徴とするものである
。
構成要素に不良があった場合、この不良な構成要素を用
いないマイクロプログラムで動作させて不良品を良品と
して使用できるようにすることを特徴とするものである
。
〔発明の実施例〕
以下本発明の一実施例を図面に示すブロック図を参照し
て詳＃Ｉに説明する。この図はマイクロプロセッサの電
源、クロック、一部のコントロール線、一部のデータ線
等を省略して示すものである。図中１はマイクロプログ
ラムカウンタ、２はマイクロプロセッサのテストＭｉ果
に応じて外部から与えられる外部信号である。そして３
，４は第１．第２のＲＯＭ （読出し専用記憶）でそれ
ぞれ内部の初期化およびマイクロプログラムをロードす
るプログラムを記憶している。
て詳＃Ｉに説明する。この図はマイクロプロセッサの電
源、クロック、一部のコントロール線、一部のデータ線
等を省略して示すものである。図中１はマイクロプログ
ラムカウンタ、２はマイクロプロセッサのテストＭｉ果
に応じて外部から与えられる外部信号である。そして３
，４は第１．第２のＲＯＭ （読出し専用記憶）でそれ
ぞれ内部の初期化およびマイクロプログラムをロードす
るプログラムを記憶している。
ここで第１のＲＯＭ ３には最初に動作させる初期化お
よびローダプログラムを格納している。また第２のＲＯ
Ｍ ４には後述するレジスタ（Ｒ１）が動作不良の場合
に動作させる、初期化およびローダプログラムを格納し
ている。
よびローダプログラムを格納している。また第２のＲＯ
Ｍ ４には後述するレジスタ（Ｒ１）が動作不良の場合
に動作させる、初期化およびローダプログラムを格納し
ている。
そして電源投入後、先ずマイクロノログラムカウンタ１
の内容をクリアし、外部信号２によシ第１のＲＯＭ ３
に簀き込まれている初期化およびローダプログラムの先
頭の命令をマイクロ命令レジスタ５に絖出す。このマイ
クロ命令レジスタ５にセットされたマイクロ命令はデコ
ーダ６で解読して図示７で示すマイクロプロセッサ内部
の各種ダート、ＡＬＵの動作を制御する信号となシ、命
令を実行することになる。
の内容をクリアし、外部信号２によシ第１のＲＯＭ ３
に簀き込まれている初期化およびローダプログラムの先
頭の命令をマイクロ命令レジスタ５に絖出す。このマイ
クロ命令レジスタ５にセットされたマイクロ命令はデコ
ーダ６で解読して図示７で示すマイクロプロセッサ内部
の各種ダート、ＡＬＵの動作を制御する信号となシ、命
令を実行することになる。
そして次のクロックサイクルで、マイクロプログラムカ
ウンターの内容が変化し、通常はインクリメントされて
第１のＲＯＭ ３の次のアドレスから次のマイクロ命令
を読出してマイクロ命令レジスタ５にセットし、実行す
る。このようにして次々にマイクロ命令が読出されて実
行されプログラムとして記述した各部の初期化を終了す
る。
ウンターの内容が変化し、通常はインクリメントされて
第１のＲＯＭ ３の次のアドレスから次のマイクロ命令
を読出してマイクロ命令レジスタ５にセットし、実行す
る。このようにして次々にマイクロ命令が読出されて実
行されプログラムとして記述した各部の初期化を終了す
る。
なお上記マイクロ命令の形式としては種々のものがある
が、上記実施例では、データ転送をソ 行なう命令では、族−スレジスタまたはデストネーショ
ンレジスタとして内部レジスタ群８のレジスタを指定す
るようにしている。
が、上記実施例では、データ転送をソ 行なう命令では、族−スレジスタまたはデストネーショ
ンレジスタとして内部レジスタ群８のレジスタを指定す
るようにしている。
そして初期化が終了すると、次に書換え可能な制御記憶
９に外部Ｉ１０１０を介してマイクロ５− プログラムをロードし、このマイクロプログラムに基づ
いて、主記憶Ｚ１に記憶した機械語を解釈して実行する
ようにしている。すなわち制御記憶９にマイクロプログ
ラムをロードする場合、最初のマイクロ命令でＩ１０ア
ドレスレジスタ１２に外部Ｉ１０機器１０のアドレスを
セットし、図示しないコントロール信号により、この外
部Ｉ１０機器１０からデータの読出しを要求する。次の
マイクロ命令で外部Ｉ１０機器１０から出力されるステ
ータス信号に同期してＩ１０データレジスタ１３へ外部
Ｉ１０機器１０からのデータをセットする。次のマイク
ロ命令ではＩ１０データレジスタＩ３から内部レジスタ
群８の任意のレジスタ、たとえば第１のレジスタＲ１ヘ
データを転送する。次のマイクロ命令では、マイクロプ
ログラムメモリアドレスレジスタ１４に曹込みアドレス
をセットする。そして次のマイクロ命令で第１のレジス
タＲ１からマイクロデータレジスタ１３ヘデータを転送
し、コントロール信号を変化させて制御記憶９にプログ
ラム６− を書込む。
９に外部Ｉ１０１０を介してマイクロ５− プログラムをロードし、このマイクロプログラムに基づ
いて、主記憶Ｚ１に記憶した機械語を解釈して実行する
ようにしている。すなわち制御記憶９にマイクロプログ
ラムをロードする場合、最初のマイクロ命令でＩ１０ア
ドレスレジスタ１２に外部Ｉ１０機器１０のアドレスを
セットし、図示しないコントロール信号により、この外
部Ｉ１０機器１０からデータの読出しを要求する。次の
マイクロ命令で外部Ｉ１０機器１０から出力されるステ
ータス信号に同期してＩ１０データレジスタ１３へ外部
Ｉ１０機器１０からのデータをセットする。次のマイク
ロ命令ではＩ１０データレジスタＩ３から内部レジスタ
群８の任意のレジスタ、たとえば第１のレジスタＲ１ヘ
データを転送する。次のマイクロ命令では、マイクロプ
ログラムメモリアドレスレジスタ１４に曹込みアドレス
をセットする。そして次のマイクロ命令で第１のレジス
タＲ１からマイクロデータレジスタ１３ヘデータを転送
し、コントロール信号を変化させて制御記憶９にプログ
ラム６− を書込む。
以下同様に外部ｉ１０機器１０の制御から始まる各ステ
ップを繰シ返して、順次にプログラムを制御記憶９に書
込み、ロード動作を行なう。
ップを繰シ返して、順次にプログラムを制御記憶９に書
込み、ロード動作を行なう。
図示しないテスト手段でマイクロプロセッサをテストし
た結果、たとえば、第１のレジスタＲ１にビット不良を
発見したとする。この場合、上記動作不良の第１のレジ
スタＲ１を使用するマイクロ命令をレジスタ＃８の中の
他のレジスタ、たとえば第２のレジスタＲ２に置き換え
るために第２のＲＯＭ ４を外部信号２によシ選択する
。そして、この第２のＲＯＭ ４によシ、各部の初期化
および制御記憶９に対するマイクロプログラムのロード
動作を行なう。この結果、制御記憶９にロードされるマ
イクロプログラムは、第１のレジスタＲ１に換えて第２
のレジスタＲ２を使用したものとなる。したがって、こ
のマイクロプロセッサにおいて動作不良を生じた構成要
素、すなわち第１のレジスタＲ１は使用せず、これに替
えて第２のレジスタＲ２を使用するようにしているので
正常に動作させることができる。
た結果、たとえば、第１のレジスタＲ１にビット不良を
発見したとする。この場合、上記動作不良の第１のレジ
スタＲ１を使用するマイクロ命令をレジスタ＃８の中の
他のレジスタ、たとえば第２のレジスタＲ２に置き換え
るために第２のＲＯＭ ４を外部信号２によシ選択する
。そして、この第２のＲＯＭ ４によシ、各部の初期化
および制御記憶９に対するマイクロプログラムのロード
動作を行なう。この結果、制御記憶９にロードされるマ
イクロプログラムは、第１のレジスタＲ１に換えて第２
のレジスタＲ２を使用したものとなる。したがって、こ
のマイクロプロセッサにおいて動作不良を生じた構成要
素、すなわち第１のレジスタＲ１は使用せず、これに替
えて第２のレジスタＲ２を使用するようにしているので
正常に動作させることができる。
なお図中１５は制御記憶９と第１のソースデータバス１
６、第２のソースデータバス１７、テストネーションバ
ス１８との間に介挿したデータレジスタである。そして
１９は主記憶１１のアドレス指定を行なうプログラムカ
ウンタ、２０は主記憶１１に対するデータの読み書きを
行なうデータレジスタである。さらに２Ｚは第１、第２
のソースデータバス１ ｅ 、 Ｚ ７カラ与えられる
データに演算を施してデストネーションバス１８へ出力
する算術演算ユニットでおる。
６、第２のソースデータバス１７、テストネーションバ
ス１８との間に介挿したデータレジスタである。そして
１９は主記憶１１のアドレス指定を行なうプログラムカ
ウンタ、２０は主記憶１１に対するデータの読み書きを
行なうデータレジスタである。さらに２Ｚは第１、第２
のソースデータバス１ ｅ 、 Ｚ ７カラ与えられる
データに演算を施してデストネーションバス１８へ出力
する算術演算ユニットでおる。
なお本発明は上記実施例に限定されないことは勿論で、
たとえばマイクロプロセッサの初期化、マイクロプログ
ラムのロードを行なうローダプログラムを、ハードウェ
アの不良状況に応じて多数のＲＯＭに用意し、これらの
ひとつをテストの結果に応じて選択するようにしてもよ
い。
たとえばマイクロプロセッサの初期化、マイクロプログ
ラムのロードを行なうローダプログラムを、ハードウェ
アの不良状況に応じて多数のＲＯＭに用意し、これらの
ひとつをテストの結果に応じて選択するようにしてもよ
い。
また上記実施例では外部信号２によって第１゜第２のＲ
ＯＭ 、？ 、 ４の一方を選択するようにしたが、こ
のようなものに限定されることなく、レーザー、ヒーー
ズ等を用いて回路のカットまたはショートを行なって任
意のＲＯＭの選択を行なうようにしてもよい。またＦ
ＲＯＭにデータを曹込んで第１．第２のＲＯＭ ３ 、
４の一方を選択するようにしてもよい。又、マイクロプ
ログラムによらず、カウンタなどのノ・−ドウエアで直
接、初期化を含むマイクロプログラムをロードするよう
にしてもよい。
ＯＭ 、？ 、 ４の一方を選択するようにしたが、こ
のようなものに限定されることなく、レーザー、ヒーー
ズ等を用いて回路のカットまたはショートを行なって任
意のＲＯＭの選択を行なうようにしてもよい。またＦ
ＲＯＭにデータを曹込んで第１．第２のＲＯＭ ３ 、
４の一方を選択するようにしてもよい。又、マイクロプ
ログラムによらず、カウンタなどのノ・−ドウエアで直
接、初期化を含むマイクロプログラムをロードするよう
にしてもよい。
さらに上記実施例では、レジスタの動作不良の場合につ
いて説明したが、演算処理装置（ＡＬＵ）の機能の不良
を原因とする不良品を救済できる場合もある。すなわち
、演算処理装置（ＡＬＵ ） の機能不良の部分を、た
とえば他の複数のマイクロ命令で実現できれば、これら
の機能に関与する機械語の処理速度は低下するが、当該
マイクロプロセッサ自体は良品として使用することがで
きる。したがって、ハードウェアに不動作の部分があっ
ても、マイクロプログラムを変更することによって正常
に動作させるこ９− とができるものは救済して良品として使用でき歩留シを
向上することができる。
いて説明したが、演算処理装置（ＡＬＵ）の機能の不良
を原因とする不良品を救済できる場合もある。すなわち
、演算処理装置（ＡＬＵ ） の機能不良の部分を、た
とえば他の複数のマイクロ命令で実現できれば、これら
の機能に関与する機械語の処理速度は低下するが、当該
マイクロプロセッサ自体は良品として使用することがで
きる。したがって、ハードウェアに不動作の部分があっ
ても、マイクロプログラムを変更することによって正常
に動作させるこ９− とができるものは救済して良品として使用でき歩留シを
向上することができる。
また上記実施例ではマイクロプログラム全制御記憶にロ
ードする場合、全てのレジスタのデータビット幅は一致
しているように説明したが、一般に制御記憶の１ワード
のデータのビット幅は外部Ｉ１０機器１０からのデータ
ビット幅に比べて大きいことが多い。したがって、この
場合は複数回のＩ１０アクセスを行なって必要なデータ
を用意し、制御記憶に書込むようにすればよい。
ードする場合、全てのレジスタのデータビット幅は一致
しているように説明したが、一般に制御記憶の１ワード
のデータのビット幅は外部Ｉ１０機器１０からのデータ
ビット幅に比べて大きいことが多い。したがって、この
場合は複数回のＩ１０アクセスを行なって必要なデータ
を用意し、制御記憶に書込むようにすればよい。
以上のように本発明によればハードウェアに不良動作の
部分があっても、マイクロプログラムを変更することに
よって正常に動作させることができるものは救済して良
品として使用することができ歩留りを向上することがで
きるマイクロプロセッサを提供することができる。
部分があっても、マイクロプログラムを変更することに
よって正常に動作させることができるものは救済して良
品として使用することができ歩留りを向上することがで
きるマイクロプロセッサを提供することができる。
図は本発明の一実施例を示すブロック図でお１０−
る。
３，４・・・ＲＯＭ、５・・・マイクロ命令レジスタ、
６・・・デコーダ、８・・・レジスタ群、９・・・制御
記憶、１０・・・外部Ｉ１０機器、１１・・・主記憶。 出願人代理人 弁理士 鈴 江 武 彦１１−
６・・・デコーダ、８・・・レジスタ群、９・・・制御
記憶、１０・・・外部Ｉ１０機器、１１・・・主記憶。 出願人代理人 弁理士 鈴 江 武 彦１１−
Claims (1)
- 【特許請求の範囲】 （１） マイクロプログラム制御方式で動作するマイク
ロプロセッサにおいて、構成要素の動作の不良な部分を
使用しないマイクロプログラムを制御記憶の内容とした
ことを特徴とするマイクロプロセッサ。 （２、特許請求の範囲第１項記載のものにおいて、制御
記憶は読み書き可能なメモリからな多構成要素の動作の
テスト結果に応じたマイクロプログラムをロードするこ
とを特徴とするマイクロプロセッサ。 （３）特許請求の範囲第１項記載のものにおいて、制御
記憶は構成要素の動作のテスト結果に応じたマイクロプ
ログラムを記憶するＲＯＭから対応するマイクロプログ
ラムを選択することを特徴とするマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58227862A JPS60120436A (ja) | 1983-12-02 | 1983-12-02 | マイクロプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58227862A JPS60120436A (ja) | 1983-12-02 | 1983-12-02 | マイクロプロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60120436A true JPS60120436A (ja) | 1985-06-27 |
Family
ID=16867522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58227862A Pending JPS60120436A (ja) | 1983-12-02 | 1983-12-02 | マイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60120436A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017076300A (ja) * | 2015-10-16 | 2017-04-20 | 三菱電機株式会社 | 制御装置およびレジスタの故障復帰方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57123457A (en) * | 1981-01-23 | 1982-07-31 | Toshiba Corp | Malfunction detecting system |
-
1983
- 1983-12-02 JP JP58227862A patent/JPS60120436A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57123457A (en) * | 1981-01-23 | 1982-07-31 | Toshiba Corp | Malfunction detecting system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017076300A (ja) * | 2015-10-16 | 2017-04-20 | 三菱電機株式会社 | 制御装置およびレジスタの故障復帰方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0556826B1 (en) | Microprocessor with self-diagnostic test function | |
| JPS61188626A (ja) | マイクロプロセツサ | |
| JPS60120436A (ja) | マイクロプロセツサ | |
| JP2918019B2 (ja) | シングルチップマイクロプロセッサのテスト回路 | |
| US11521698B2 (en) | Testing read-only memory using memory built-in self-test controller | |
| JPH07141219A (ja) | マイクロコンピュータ | |
| JPS5816349A (ja) | メモリ拡張代替方式 | |
| JPH1054868A (ja) | 集積回路テストシステムのソフトウエア設定方法 | |
| JPS5939777B2 (ja) | 制御記憶装置 | |
| JP2004302727A (ja) | Ｆｐｇａの動作チェック方式 | |
| JP2531112B2 (ja) | 情報処理装置 | |
| JPS61231633A (ja) | マイクロプロセツサ | |
| JPH096641A (ja) | 情報処理装置 | |
| JPS6320635A (ja) | 障害信号発生方式 | |
| JPS62182929A (ja) | マイクロ命令訂正回路 | |
| JP2006023257A (ja) | 集積回路 | |
| JPS63285642A (ja) | マイクロプロセッサ制御方式 | |
| JPH05241821A (ja) | データ処理装置 | |
| JPS6378233A (ja) | マイクロプログラム制御装置 | |
| JPS6039243A (ja) | 障害検出方式 | |
| JPH0322035A (ja) | マイクロプロセッサの障害回避方式 | |
| JPH0325627A (ja) | 論理不良修復方式 | |
| JPH11297938A (ja) | Ａｓｉｃの故障機能補完方法 | |
| JPH04188336A (ja) | マイクロコンピュータ | |
| JPS59170948A (ja) | マイクロプログラムのアドレス制御方式 |