JPS6012703A - 厚膜型正特性半導体素子の製造方法 - Google Patents

厚膜型正特性半導体素子の製造方法

Info

Publication number
JPS6012703A
JPS6012703A JP58120505A JP12050583A JPS6012703A JP S6012703 A JPS6012703 A JP S6012703A JP 58120505 A JP58120505 A JP 58120505A JP 12050583 A JP12050583 A JP 12050583A JP S6012703 A JPS6012703 A JP S6012703A
Authority
JP
Japan
Prior art keywords
thick film
powder
lasi
semiconductor element
positive temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58120505A
Other languages
English (en)
Other versions
JPH04366B2 (ja
Inventor
野井 慶一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58120505A priority Critical patent/JPS6012703A/ja
Publication of JPS6012703A publication Critical patent/JPS6012703A/ja
Publication of JPH04366B2 publication Critical patent/JPH04366B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は機器の保温、加熱などに用いら扛る面状発熱体
のなかで、ガラスフリットを必要としない厚膜型正特性
半導体素子の製造方法に関するものである。
従来例の講成とその問題点 BaTiOs系半導体からなる素子は所定温度以上で急
激に抵抗値が増大するスイッチング特性及びスイッチン
グ後の自己発熱特性を有し、昇温特性が速く自己温度制
御機能を有し、外部の制御回路を必要としないため広く
利用さ扛ている。
従来の正特性サーミスタ発熱体はBaTiO3系半導体
粉末を加圧成形した後、焼成して得ていたが、実用可能
な厚膜状の正特性サーミスタ発熱体を得ることは困難で
あるとさ扛ていた。
従来、BaTiOs系半導体を膜状に加工する方法とし
ては、次のようなものが知ら扛ている。
■ ディスク形に成形した後、焼成したものを薄片に研
磨する。
■ 真空蒸着法により基板上に薄膜を形成する。
■ kTi05系半導体粉末に導電性の添加剤とガラス
フリットを加えてペースト状とし、基板上にスクリーン
印刷した後、焼成する。
しかし、前記■の方法ではBaTiOs系半導体の結晶
粒子径が大きくもろいため、膜状にまで研磨することは
甚だ困難でめる。また、前記■の方法では操作が面倒で
あり、発熱体に適した大電力を得ることがむつかしい。
さらに、前記■の方法では面積抵抗が高くなり易く制御
が困難であり、発熱体には適さず、またあらかじめガラ
スフリソト育調合、焼成しておかなけ扛ばならず、面倒
であると共にガラスフリットの材質によってFiBaT
iOs系半導体の持つスイッチング特性及び自己尭熱特
性を劣化させる。そして、ガラスフリットを加えること
によ!l) BaTiOs系半導体とガラスフリットの
耐熱性、熱膨張係数の差から熱衝撃に弱く、熱伝導が妨
げらnる。さらに、導電性の添加剤とガラスフリットを
均一に混合することは困難であり、特性にばらつきを生
じる原因の一つとなっている。
発明の目的 そこで本発明では前記従来技術の欠点であった製造上の
繁雑さを解決し、ガラスフリットを用いずに厚膜状にす
ることにより熱衝撃性、熱伝導性に優扛、均一な特性を
持つ厚膜型正特性半導体素子を容易に製造できる方法を
提供することを目的としている。
発明の構成 本発明の厚膜型正特性半導体素子の製造方法は、BaT
iOs系半導体粉末にLaSi、 LaSi2. La
58i5粉末の1種類または2種類以上を全重量に対し
て1〜6゜重量%加えてペースト状にした混合物を基板
上に、塗布して厚膜状とした後焼成することにより厚膜
型正特性半導体素子を得ようとするものである。
従来の導電性添加剤とガラスフリットを用いる方法では
BaTiO3系半導体粉末同志の電気的接続のために導
電性添加剤が必要であり、BaTiO3系粉末同志を物
理的に接続するのにガラスフリットが必要であった。
しかし、本発明によnば導電性添加剤とガラスフリット
の両方の役割をはたすものとしてLa8i 。
LaSi2またはLa5Sisを用いたところに特徴を
有している。このLaSi、 La5iz 、 La5
8i−sは常温では導体で1.10oO〜1100”C
以上の温度になると一部分が分解して粒子表面にSiO
2が析出するが、粒子内部は元のままで表面の5i02
膜により分解が阻止さnる。従って、BaTiOs系半
導体粉末と、LaSi 。
LaSi2またはLa5Sis粉末を混合して焼成する
と、LaSi 、LaSi2またはLa5Sisの表面
に析出するSiO2がガラスフリットと同じ役割をし、
粒子内部が導電性添加剤の役割をするため、LaSi 
、LaSi 2またはLa5Sis粉末を添加するだけ
でガラスフリットを必要としない厚膜型正特性半導体素
子が得らnる。
また、導電性金属を添加することにより熱伝導性が悪い
ガラスフリットに較べ熱伝導性が良くなり、熱衝撃性も
向上する。
実施例の説明 以下に本発明の実施例ヲアげて第1図と共に具体的に説
明する。
実施例1 BaTiOsに1.0モル%のSrOt−加え1300
°Cで焼成した後、粉砕してBaTiOs系半導体粉末
を得る。前記BaTiOs系半導体粉末に全重量に対し
て20重量%のLaSi粉末を加え均一に混合し、さら
にα−テルピネオールを加□えてペースト状混合物1を
作る。
一方、Al2O5などからなる基板2上にあらかじめ一
対のムgなどの導電性物質からなる電極3゜4を設けて
おき、前記電極3,4上にその電極3゜4の一部が残る
ように前記ペースト状混合物1′fニスクリーン印刷な
どにより塗布し、室温から10”C/ winの昇温速
度で1360″Gまで昇温し、時間保持した後、炉内放
冷する。このようにして厚膜型正特性半導体素子を得た
実施例2 実施例1と同様にしてBaTiOsに3.0モル%のS
rOを加え1250’Cで焼成した後、粉砕してBaT
i05系半導体粉末を得る。前記BaTiO3系半導体
粉末に全重量に対して36重量%のLa58i5粉末を
加え均一に混合し、さらにα−テルピネオールを加えて
ペースト状混合物1にする。ついで、実施例1と同様に
前記基板2上にあらかじめ前記電極3.4を設けておき
、前記電極3,4の一部が残るように前記ペースト状混
合物1をスクリーン印刷などにより塗布し、室温から1
0″C/ minの昇温速度で1300″Cまで昇温し
、30分間保持した後、炉内放冷する。このようにして
厚膜型半導体素子を得た。
こうして得た厚膜型半導体素子の室温での面−積抵抗は
実施例1の場合0.80にΩ/6n2でアリ、実施例2
の場合0.25 KΩ/crn2であり、各々の温度と
抵抗値の関係は第2図に示した通りであった。
第2図で人は実施例1により得らnた素子の特性、Bは
実施例2の場合の特性である。
ここで、前記LaSi 、 La5Si5粉末に代えて
LaSi2粉末を用いた場合も前記実施例の場合と同様
な特性を得ることかで@た。また、こ扛らLaSi、 
LaSi2゜La ssi 5粉末を2種類以上混合し
て添加した場合にも同等の特性が得らすることを確認し
た。そして、こrらLaSi 、 LaSi 2また1
13 La5Sis粉末の1種類または2種類以上f 
BaTiO3系半導体粉末に全重量に対して1〜6o重
量%の範囲で添加した場合に良好な特性を有する厚膜型
正特性半導体素子が得らnた。
発明の効果 以上のように本発明の製造方法によnば、LaSi 。
LaSi 2 、La ssi 5粉末が従来の導電性
添加剤とガラスフリットの両方の役割をはたし、電気的
接続。
物理的接続に十分な効果があり、ガラスフリットなしで
厚膜状正特性半導体素子が得らnることとなる。
址だ、ガラスフリットという熱伝導の悪いものにかわっ
て熱伝−導のよい導電性金属のLaSi、 LaSi2
゜La5Si5f:用いることにより、熱−−”1、伝
導が良くなり熱衝撃性も向上する。さらに、スクリーン
印刷などにより製造でさることから作業が容易で量産が
可能である。
なお、本発明においてBaTiO3系半導体粉末として
はBaTi05に各種の添加剤を加えて半導体化したも
δ−でろ扛ばなんでもよい。また、LaSi 。
LaSi2. La5S15粉末の添加量が全重量に対
して1〜6Q重量%の範囲を外nた場合、1重量%未満
では面積抵抗が大きくなりすぎ発熱体に不適当であり、
BaTiOs粉末同志の物理的固定もできなく、一方6
o重量%を越えると面積抵抗が小さくなりすぎ、自己制
御特性(PTC特性)が小さくなり発熱体に不適当にな
るためである。さらに、BaTi0 s系半導体粉末と
LaSi 、 LaSi 2 、 La s Si s
粉末をペースト状にするのに有機溶剤(実施例ではα〜
テルピネオール)を用いたが、ペースト状にできるもの
であnri′なんでもよい。
以上述べたように本発明にょ扛ば、ガラスフリットを必
要としない厚膜型正特性半導体素子が溶射に製造でき、
その実用上の効果は大きいものである。
【図面の簡単な説明】
第1図は本発明方法により得らnる厚膜型正特性半導体
素子を示す一部切欠斜視図、第2図は本発明の実施例に
よる素子の温度と抵抗値の関係を示す図である。 1・・・・・・ペースト状混合物、2・・・・・・基板
、3,4・・・・・・電極。 代理人の氏名 弁理士 中 尾 敏 男 はが1名第1
図 第2図 →壜演(1C)

Claims (1)

    【特許請求の範囲】
  1. BaTiO3系半導体粉末にLaSi、LaSi2、L
    a5Si3粉末の1種類または2種類以上を全重量に対
    して1〜60重量%加え、ペースト状にした混合物を基
    板上に塗布して厚膜状とした後、焼成←千令ることを特
    徴とする厚膜型正特性半導体素子の製造方法。
JP58120505A 1983-07-01 1983-07-01 厚膜型正特性半導体素子の製造方法 Granted JPS6012703A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58120505A JPS6012703A (ja) 1983-07-01 1983-07-01 厚膜型正特性半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58120505A JPS6012703A (ja) 1983-07-01 1983-07-01 厚膜型正特性半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPS6012703A true JPS6012703A (ja) 1985-01-23
JPH04366B2 JPH04366B2 (ja) 1992-01-07

Family

ID=14787854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58120505A Granted JPS6012703A (ja) 1983-07-01 1983-07-01 厚膜型正特性半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS6012703A (ja)

Also Published As

Publication number Publication date
JPH04366B2 (ja) 1992-01-07

Similar Documents

Publication Publication Date Title
JPS6012703A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158210A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012701A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012702A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101008A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158208A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261109A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206102A (ja) 厚膜型正特性半導体素子の製造方法
JPS6064405A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261108A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101007A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261105A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158207A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101004A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012705A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206103A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206104A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260102A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012704A (ja) 厚膜型正特性半導体素子の製造方法
JPH04563B2 (ja)
JPS59111302A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158206A (ja) 厚膜型正特性半導体素子の製造方法
JPH0558244B2 (ja)
JPH04565B2 (ja)
JPS61101006A (ja) 厚膜型正特性半導体素子の製造方法