JPS59111302A - 厚膜型正特性半導体素子の製造方法 - Google Patents

厚膜型正特性半導体素子の製造方法

Info

Publication number
JPS59111302A
JPS59111302A JP57221449A JP22144982A JPS59111302A JP S59111302 A JPS59111302 A JP S59111302A JP 57221449 A JP57221449 A JP 57221449A JP 22144982 A JP22144982 A JP 22144982A JP S59111302 A JPS59111302 A JP S59111302A
Authority
JP
Japan
Prior art keywords
thick film
semiconductor device
powder
film type
type positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57221449A
Other languages
English (en)
Other versions
JPH0313722B2 (ja
Inventor
野井 慶一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57221449A priority Critical patent/JPS59111302A/ja
Publication of JPS59111302A publication Critical patent/JPS59111302A/ja
Publication of JPH0313722B2 publication Critical patent/JPH0313722B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は機器の保温、加熱などに用いられる面状発熱体
のなかで、ガラスフリットを必要としない厚膜型正特性
半導体素子の製造方法に関するものである。
従来例の構成とその問題点 BaTiO3系半導体からなる素子は所定温度以上で急
激に抵抗値が増大するスイッチング特性及びスイッチン
グ後の自己発熱特性を有し、昇温特性が速く自己温度制
御機能を有し、外部の制御回路を必要としないため広、
く利用されている。
従来の正特性サーミスタ発熱体はBaTiOx系半導体
粉末を加圧成形した後、焼成して得ていだが、実用可能
な厚膜状の正特性サーミスタ発熱体を得ることは困難で
あるとされていた。
従来、BaTiC)5系半導体を膜状に加工する方法と
しては、次のようなものが知られている。
■ ディスク形に成形した後、焼成したものを薄片に研
磨する。
■ 真空蒸着法により基板上に薄膜を形成する。
■ BaTiO3系半導体粉末に導電性の添加剤とガラ
スフリットを加えてペースト状とし、基板上にスクリー
ン印刷した後、焼成する。
しかし、前r=Q 6)の方法ではBaTiO3系半導
体の結晶粒子径が大きくもろいため、膜状にまで研磨す
ることは甚だ困難である。まだ、前記■の方法では操作
が面倒であり、発熱体に適した大電力を得ることがむつ
かしい。さらに、前記■の方法では面積抵抗が高くなり
易く制御が困難であり、発熱体には適さず、まだあらか
じめガラスフリットを調合、焼成しておかなければなら
ず、面倒であると共にガラスフリットの材質によっては
BaTiO3系半導体の持つスイッチング特性及び自己
発熱特性を劣化させる。そして、ガラスフリットを加え
ることによりBaTiO3系半導体とガラスフリットの
耐熱性、熱膨張係数の差から熱衝撃に弱く、熱伝導が妨
げられる。さらに、導電性の添加剤とガラスフリットを
抑−に混合することは困難であり、特性にばらつきを生
じる原因の一つとなっXている1、発明の目的 ぞこで本発明では前記従来技術の欠点であった製造上の
繁雑さを解決し、ガラスフリットを用いずに厚膜状にす
ることにより熱価”’A ’l’l +熱体>’X1’
l:に優れ、均一なq4゛性を持つ厚膜型止!11性゛
1′X導体素子を容易に製造できる方法を提供すること
を目的としている。
発明の構成 本発明の厚膜型正特性半導体素子の製造方法は、BaT
iO3系半導体粉末にその混合量が全重量に対して1〜
60重量%のWSi2粉末を加えてベースト状にした混
合物を基板上に塗布して厚膜状とした後焼成することに
より厚膜型正特性半導体素子を得ようとするものである
従来の導電性添加剤とガラスフリットを用いる方法では
BaTiO3系半導体粉末同志の電気的接続のために導
電性添加剤が必要であり、BaTiO3系粉末同志を物
理的に接続するのにガラスフリットが必要であった。
しかし、本発明によれば導電性添加剤とガラスフリット
の両方の役割をはだすものとして13 i2を用いたと
ころに特徴を有している。WSi2は常温では導体であ
り、1150’C以上の高温になると一部が分解してW
Si2粒子の表面にSiO,!が析出するが、粒子内部
はWSi2のままで表面のSiO2膜により分解が停止
する。従って、BaTiO3系半導体粉末とWSi2粉
末を混合して焼成すると、WSi2粉末の表面に析出す
る5i02がガラスフリットと同じ役割をし、粒子内部
のWSi2が導電性添加剤の役割をする/ζめWSi2
粉末を添加するだけでガラスフリットを必要としない厚
膜型正特性半導体素子が得られる。また、WSi2とい
う導電性金属を添加することにより熱伝導性が悪いガラ
スフリットに較べ熱伝導性が良く々す、熱衝撃性も向上
することとなる。
実施例の説明 以下に本発明の実施例をあげて第1図と共に具体的に説
明する。
実施例1 BaTiO3に1.0モル%のSrOを加え13000
Cで焼成した後、粉砕してBaTi0.系半導体粉末を
得る。
前記BaTiO3系半導体粉末に全重量に対して16重
量%のWSi2粉末を加え均一に混合し、さらにα−テ
ルピネオールを加えてペースト状混合物1を作る。
一方、Al2O5などからなる基板21−にあらかじめ
一対のAg なとの導電性物質からなる電極3゜4を設
けておき、前記電極3,4上にその電極3゜4の一部が
残るように前記ペースト状混合物1をスクリーン印刷な
どにより塗布し、室温から10°C/ minの昇温速
度で1350’Cまで昇温し、1時間保持した後、炉内
放冷する。このようにして厚膜型正特性半導体素子を得
た。
実施例2 実施例1と同様にしてBaTiO3に3.0モル%のp
boを加え1250’Cで焼成した後、粉砕してBaT
iO3系半導体粉末を得る。前記BaTiO3系半導体
粉末に全重量に対して45重量%のWSi2粉末を加え
均一に混合し、さらにα−テルピネオールを加えてペー
スト状混合物1にする。ついで、実施例1と同様に前記
基板2上にあらかじめ前記電極3゜4を設けておき、前
記電極3,4の一部が残るように前記ペースト状混合物
1をスクリーン印刷などにより塗布し、室温から10’
C/ m1nOガ温速度で1000°Cまで昇温し、3
0分間保持した後、炉内放Qする。このようにして厚膜
型半導体素子を得た。
こうして得た厚膜型半導体素子の室温での面積抵抗は実
施例1の場合1 、OKQ/Mであり、実施例2の場合
0−3 K媚であり、各々の温度と抵抗値の関係は第2
図に示した通りであった。第2図で人は実施例1により
得られた素子の特性、Bは実施例2の場合の特性である
発明の効果 以上のように本発明の製造方法によれば、WSi2粉末
が従来の導電性添加剤とガラスフリットの両方の役割を
はだし、電気的接続、物理的接続に十分な効果があり、
ガラス7リツトなしで厚膜状正特性半導体素子が得られ
ることとなる。
また、ガラスフリットという熱伝導の悪いものにかわっ
て熱伝導のよい導電性金属WSi2を用いることにより
、熱伝導が良くなり熱衝撃性も向上する。さらに、スク
リーン印刷などにより製造できることから作業が容易で
量産が可能である。
なお、本発明においてBaTiO3系半導体粉末として
はBaTiO2に各種の添加剤を加えて半導体化したも
のであればなんでもよい。また、WSi2粉末の添加量
を全重量に対して1〜60重量%と規定したのは、1重
量%未満では面積抵抗が大きくなりすぎ発熱体に不適当
であり、JaTiO5粉末同志の物理的固定もできなく
、一方60重量%を越えると面積抵抗が小さくなりすぎ
、自己制御’l+Vl (P T C特性)が小さくな
り発熱体に不適当になるためである。さらに、13a’
l”iQ5系半導体粉末とWSi2粉末をペースト状に
するのに有機溶剤(実施例ではα−テルピネオール)を
用いだが、ペースト状にできるものであればなんでもよ
い。
以上述べたように本発明によれば、ガラスフリットを必
要としない厚膜型正特性半導体素子が容易に製造でき、
その実用上の効果は大きいものである。
【図面の簡単な説明】
第1図は本発明方法により得られる厚膜型正特性半導体
素子を示す一部切欠斜祝図、第2図は本発明の実施例に
よる素子の温度と抵抗値の関係を示す図である。 1・・・スースト状混合物、2・・・・・基板、3,4
・・・・・電極。

Claims (1)

    【特許請求の範囲】
  1. BaTiO3系半導体粉末にその混合量が全重量に対し
    て1〜60重量%のWSi2粉末を加え、ペースト状に
    した混合物を基板上に塗布して厚膜状とした後、焼成し
    てなることを特徴とする厚膜型正特性半導体素子の製造
    方法。
JP57221449A 1982-12-16 1982-12-16 厚膜型正特性半導体素子の製造方法 Granted JPS59111302A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57221449A JPS59111302A (ja) 1982-12-16 1982-12-16 厚膜型正特性半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57221449A JPS59111302A (ja) 1982-12-16 1982-12-16 厚膜型正特性半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPS59111302A true JPS59111302A (ja) 1984-06-27
JPH0313722B2 JPH0313722B2 (ja) 1991-02-25

Family

ID=16766904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57221449A Granted JPS59111302A (ja) 1982-12-16 1982-12-16 厚膜型正特性半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS59111302A (ja)

Also Published As

Publication number Publication date
JPH0313722B2 (ja) 1991-02-25

Similar Documents

Publication Publication Date Title
JPS59111302A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101008A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012702A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261109A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012701A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101007A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158204A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158209A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158207A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206102A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261107A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261105A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261108A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158210A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101004A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158205A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101009A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206105A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158203A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101006A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260102A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101003A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260103A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158211A (ja) 厚膜型正特性半導体素子の製造方法
JPS6064403A (ja) 厚膜型正特性半導体素子の製造方法