JPS60132255A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS60132255A JPS60132255A JP58239661A JP23966183A JPS60132255A JP S60132255 A JPS60132255 A JP S60132255A JP 58239661 A JP58239661 A JP 58239661A JP 23966183 A JP23966183 A JP 23966183A JP S60132255 A JPS60132255 A JP S60132255A
- Authority
- JP
- Japan
- Prior art keywords
- data
- main memory
- mapping register
- power
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operations
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1441—Resetting or repowering
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2015—Redundant power supplies
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、補助電源によりバックアップされた補助メモ
リを主記憶とは別に有し、基本処理部から主記憶へのア
クセスは、マツピングレジスタを介して行なうデータ処
理装置に関する。
リを主記憶とは別に有し、基本処理部から主記憶へのア
クセスは、マツピングレジスタを介して行なうデータ処
理装置に関する。
ＩＣメモリを主記憶として持つデータ処理装置において
は、停電時に主記憶の内容が消失するため、装置に内蔵
された蓄電池（補助電源）によシ、停電時にメモリ電源
を供給し、メモリ内容を保持することが行われている。
は、停電時に主記憶の内容が消失するため、装置に内蔵
された蓄電池（補助電源）によシ、停電時にメモリ電源
を供給し、メモリ内容を保持することが行われている。
これ全バッテリーバックアップと呼んでいる。しかし、
記憶容量の大きい主記憶を持つデータ処理装置において
は、主記憶の消費電力が大きいので、主記憶全体をバッ
テリーバックアップするためには、電流容量の大きいバ
ッテリーが必要となシ、保持時間、コスト、スペースの
点で問題が多い。
記憶容量の大きい主記憶を持つデータ処理装置において
は、主記憶の消費電力が大きいので、主記憶全体をバッ
テリーバックアップするためには、電流容量の大きいバ
ッテリーが必要となシ、保持時間、コスト、スペースの
点で問題が多い。
そこで、小容量、高速書込み可能な、バッテリ−バック
アップ電源を持つメモリを主記憶とは別に設け、電源断
時に主記憶内の必要なデータのみを転送する方法が考え
られる。この方法の問題点は、電源断予告信号から実際
電源が断する短い時間内に、必要なデータを転送しなけ
ればならないことであり、転送スピードが遅いと多くの
データを転送することはできない。特に、主記憶内の保
持が必要なデータは、分散したアドレスに格納されてい
るため、いかに早くアドレス計算を行うかが問題となる
。
アップ電源を持つメモリを主記憶とは別に設け、電源断
時に主記憶内の必要なデータのみを転送する方法が考え
られる。この方法の問題点は、電源断予告信号から実際
電源が断する短い時間内に、必要なデータを転送しなけ
ればならないことであり、転送スピードが遅いと多くの
データを転送することはできない。特に、主記憶内の保
持が必要なデータは、分散したアドレスに格納されてい
るため、いかに早くアドレス計算を行うかが問題となる
。
第１図に従来技術による実施例を示す。ＣＰＵＩ内の基
本処理部１０（以下ＢＰＵと略す）と主記憶２の間は専
用バス１２で接続され、バッチＩＪ −バックアップさ
れた補助メモリ３とＣＰＵ１１ｄ、システムバス１３に
て接続されている。電源５からの電源断予告信号５１を
ＢＰＵＩＯが受信するとＢＰＵＩＯは、データ退避処理
プログラムを起動する。主記憶２内のデータの補助メモ
リ３への転送はソフトウェアによって行われる。この処
理をハードウェアから見れば、主記憶２内の退避データ
マツピングテーブル２５（以下単にテーブルと言う）に
退避データの格納されてい・るアドレスを格納しておき
、ＢＰＵＩＯは、テーブル２５を参照しながらデータの
転送を行うことになる。そのフローを第２図に示す。そ
のため、テーブルを参照する時間、即ち、主記憶２への
アクセス時間およびアドレス計算が必要となる。
本処理部１０（以下ＢＰＵと略す）と主記憶２の間は専
用バス１２で接続され、バッチＩＪ −バックアップさ
れた補助メモリ３とＣＰＵ１１ｄ、システムバス１３に
て接続されている。電源５からの電源断予告信号５１を
ＢＰＵＩＯが受信するとＢＰＵＩＯは、データ退避処理
プログラムを起動する。主記憶２内のデータの補助メモ
リ３への転送はソフトウェアによって行われる。この処
理をハードウェアから見れば、主記憶２内の退避データ
マツピングテーブル２５（以下単にテーブルと言う）に
退避データの格納されてい・るアドレスを格納しておき
、ＢＰＵＩＯは、テーブル２５を参照しながらデータの
転送を行うことになる。そのフローを第２図に示す。そ
のため、テーブルを参照する時間、即ち、主記憶２への
アクセス時間およびアドレス計算が必要となる。
本発明の目的は、電源断時に、主記憶内の必要なデータ
を、バッテリーバックアップされた補助メモリに高速に
転送できるハードウェアを持つデータ処理装置を提供す
るにある。
を、バッテリーバックアップされた補助メモリに高速に
転送できるハードウェアを持つデータ処理装置を提供す
るにある。
本発明の特徴は、電源断時に、保持が必要なデータを補
助メモリに転送する際、主記憶内のテーブルを参照せず
に、直接主記憶にアクセスできる専用のマツピングレジ
スタを持たせたことである。
助メモリに転送する際、主記憶内のテーブルを参照せず
に、直接主記憶にアクセスできる専用のマツピングレジ
スタを持たせたことである。
第３図に本発明の一実施例を示す。ＣＰＵＩはＢＰＵＩ
Ｏと、マツピングレジスタ群１４．１５を持つ。ＣＰＵ
Ｉと主記憶２は専用バス１２で接続され、専用バス１２
は、マツピングレジスタ１４．１５を介してＢＰＵＩＯ
と接続されている。
Ｏと、マツピングレジスタ群１４．１５を持つ。ＣＰＵ
Ｉと主記憶２は専用バス１２で接続され、専用バス１２
は、マツピングレジスタ１４．１５を介してＢＰＵＩＯ
と接続されている。
補助電源によシバツクアップされた補助メモリ３とＣＰ
ＵＩＵ、システムバス１３によシ接続されている。
ＵＩＵ、システムバス１３によシ接続されている。
マツピングレジスタＵ、ＢＰＵＩの発行スる論理アドレ
スを物理アドレスに変換し、主記憶２をアクセスする。
スを物理アドレスに変換し、主記憶２をアクセスする。
このマツピングレジスタの１面を保持データ用に割付け
、電源断時に、補助メモリに格納し保持することが必要
なデータの物理アドレスを格納する。このマツピングレ
ジスタ１５をデータ保持用マツピングレジスタと呼ぶ。
、電源断時に、補助メモリに格納し保持することが必要
なデータの物理アドレスを格納する。このマツピングレ
ジスタ１５をデータ保持用マツピングレジスタと呼ぶ。
それ以 、外のマツピングレジスタ１４をデータ保持用
マツピングレジスタと区別するため、汎用マツピングレ
ジスタと呼ぶことにする。
マツピングレジスタと区別するため、汎用マツピングレ
ジスタと呼ぶことにする。
通常処理においては、汎用マツピングレジスタ１４を使
用する。電源５からの電源断予告信号。
用する。電源５からの電源断予告信号。
５１が発生するとマツピングレジスタを汎用マツピング
レジスタ１４からデータ保持用マツピングレジスタ１５
に切換える。ＢＰＵｌｒｒｉ、保持データ転送プログラ
ムを起動するが、アドレス計算はおこなわず、データ保
持用マツピングレジスタ１５の示すデータを補助メモリ
３に転送する。このフローを第４図に示す。
レジスタ１４からデータ保持用マツピングレジスタ１５
に切換える。ＢＰＵｌｒｒｉ、保持データ転送プログラ
ムを起動するが、アドレス計算はおこなわず、データ保
持用マツピングレジスタ１５の示すデータを補助メモリ
３に転送する。このフローを第４図に示す。
ＢＰＵＩＯからは、連続したアドレスに見えるため、判
定処理が不要となシ、高速の転送ができる。
定処理が不要となシ、高速の転送ができる。
第５図は、補助メモリ３にＤＭＡ機能３５を持たせた場
合の実施例を示す。ＤＭＡ機能３５より生成されるアド
レスをデータ保持用マツピングレジスタ１５によって変
換し主記憶２にアクセスする。補助メモリ３から見れば
、主記憶中のデータは、連結したアドレスに存在するよ
うに見えるため、１回の起動で全エリアを転送すること
ができ、ＤＭＡ機４イｑ起動のための月−バーヘッドを
１回にてできるので高速のデータ転送ができる。
合の実施例を示す。ＤＭＡ機能３５より生成されるアド
レスをデータ保持用マツピングレジスタ１５によって変
換し主記憶２にアクセスする。補助メモリ３から見れば
、主記憶中のデータは、連結したアドレスに存在するよ
うに見えるため、１回の起動で全エリアを転送すること
ができ、ＤＭＡ機４イｑ起動のための月−バーヘッドを
１回にてできるので高速のデータ転送ができる。
本発明によれば、退避すべきデータを連続アドレスにて
アクセスできるので、電源断時の主記憶から補助メモリ
へのデータ転送を高速に行うことができ、よシ多くのデ
ータを電源断時に保持するデータ処理装′Ｖｉを提供で
きる。
アクセスできるので、電源断時の主記憶から補助メモリ
へのデータ転送を高速に行うことができ、よシ多くのデ
ータを電源断時に保持するデータ処理装′Ｖｉを提供で
きる。
第１図は従来技術による実施例、第２図はその処理フロ
ーを示す図、第３図は本発明の一実施例、第４図は第３
図のフロー図、第５図はＤＭＡ機構金有する本発明の一
実施例図である。
ーを示す図、第３図は本発明の一実施例、第４図は第３
図のフロー図、第５図はＤＭＡ機構金有する本発明の一
実施例図である。
Claims (1)
- 【特許請求の範囲】 １、基本処理部から主記憶へのアクセスは、マツピング
レジスタを介して行なうデータ処理装置において、 通常処理にて用いられるマツピングレジスタ（以下汎用
マツピングレジスタと言う）とは別に電源断時に保持が
必要なデータのアドレスを格納したマツピングレジスタ
（以下データ保持用マツピングレジスタと言う）および
、 電源部より発生される電源断予告信号を受信して、該汎
用マツピングレジスタの使用を不可とし、該データ保持
用マツピングレジスタを使用可とする制御手段を有し、 該電源断予告信号の発生に応じて、該基本処理部は、該
データ保持用マツピングレジスタを介して、主記憶中の
データを、補助電源によシバツクアップされた補助メモ
リに転送し、電源断時に該主記憶中の必要なデータを保
持することを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239661A JPS60132255A (ja) | 1983-12-21 | 1983-12-21 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239661A JPS60132255A (ja) | 1983-12-21 | 1983-12-21 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60132255A true JPS60132255A (ja) | 1985-07-15 |
Family
ID=17048016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58239661A Pending JPS60132255A (ja) | 1983-12-21 | 1983-12-21 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60132255A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6370358A (ja) * | 1986-09-11 | 1988-03-30 | Fujitsu Ltd | 半導体フアイル装置 |
-
1983
- 1983-12-21 JP JP58239661A patent/JPS60132255A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6370358A (ja) * | 1986-09-11 | 1988-03-30 | Fujitsu Ltd | 半導体フアイル装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW405097B (en) | Method and apparatus for providing execution of system management mode services in virtual mode | |
| US6546472B2 (en) | Fast suspend to disk | |
| JPH04230508A (ja) | 低電力消費メモリ装置 | |
| JPH11272427A5 (ja) | データ退避方法および外部記憶装置ならびに記憶システム | |
| KR930016886A (ko) | 컴퓨터 시스템 및 데이타 저장방법 | |
| JP3726116B2 (ja) | Ｐｃｍｃｉａカードのための起動システム | |
| KR100258833B1 (ko) | 멀티모드 캐시 메모리 | |
| JPS6126155A (ja) | バツクアツプデータ記憶方法および装置 | |
| JP3525070B2 (ja) | アクセス制御装置及びアクセス方法 | |
| US5745707A (en) | Bus control device for computer system having computer and DMA device | |
| JPS60179857A (ja) | キヤツシユ装置の制御方式 | |
| JPH09282873A (ja) | メモリ装置 | |
| US20070299991A1 (en) | DMA module and operating system therefor | |
| JPS6159557A (ja) | 仮想記憶制御装置 | |
| JP3125634B2 (ja) | 電子計算機システム | |
| JP2792486B2 (ja) | 半導体記憶装置 | |
| JP3143103B2 (ja) | 仮想メモリシステム用分散型参照変換テーブル | |
| JPH0726757Y2 (ja) | デ−タ転送装置 | |
| JPH04118705A (ja) | プログラマブルコントローラ | |
| JPH07191910A (ja) | キャッシュメモリ制御方法 | |
| JPH0660645A (ja) | 節電型メモリ装置 | |
| JPS59112494A (ja) | メモリテスト方式 | |
| JPS6120160A (ja) | アドレツシング例外検出方式 | |
| JPS63201852A (ja) | キヤツシユメモリのアクセス制御方式 | |
| JP3299147B2 (ja) | キャッシュ制御回路 |