JPS60132446A - デ−タ信号転送方式 - Google Patents
デ−タ信号転送方式Info
- Publication number
- JPS60132446A JPS60132446A JP58241319A JP24131983A JPS60132446A JP S60132446 A JPS60132446 A JP S60132446A JP 58241319 A JP58241319 A JP 58241319A JP 24131983 A JP24131983 A JP 24131983A JP S60132446 A JPS60132446 A JP S60132446A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- terminal
- signal
- sent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/50—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
- H04L12/52—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques
- H04L12/525—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques involving a stored program control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１１発明の技術分野
本発明は、データ端末をディジタル交換機等に接続され
るディジタル内線に収容する為のインタフェース装置に
おけるデータ信号の転送方式に関する。
るディジタル内線に収容する為のインタフェース装置に
おけるデータ信号の転送方式に関する。
（２）従来技術と問題点
従来のディジタルインタフェース装置におけるデータ信
号転送方式を第１図を用いて説明する。
号転送方式を第１図を用いて説明する。
第１図におい゛乙ＤＴＥはデータ端末であり、例えば、
ＣＣＩＴＴ勧告基準のＶ２４のインタフェースをもって
いる。ディジタルインタフェース装置ＤＩＦ中のＬＶは
レベル交換部であり信号のレベル交換を行なう部分、Ｒ
４（ｉ＝１〜５）は、データ端末のデータ信号と、ディ
ジタル内線のデータ信号の交換を行なう為のレジスタで
ある。又、Ｄ／Ｒはディジタル内線に信号を送出し、ま
た、ディジクル内線から信号を受信する為のドライバ／
レシーバであり、更に、ＴＧは、ディジタル内線からの
受信信号より、各種タイミングを発生ずる。タイミング
発生回路である。
ＣＣＩＴＴ勧告基準のＶ２４のインタフェースをもって
いる。ディジタルインタフェース装置ＤＩＦ中のＬＶは
レベル交換部であり信号のレベル交換を行なう部分、Ｒ
４（ｉ＝１〜５）は、データ端末のデータ信号と、ディ
ジタル内線のデータ信号の交換を行なう為のレジスタで
ある。又、Ｄ／Ｒはディジタル内線に信号を送出し、ま
た、ディジクル内線から信号を受信する為のドライバ／
レシーバであり、更に、ＴＧは、ディジタル内線からの
受信信号より、各種タイミングを発生ずる。タイミング
発生回路である。
次に、上記ディジタルインタフェース装置ＤＩＦの動作
について説明する。
について説明する。
マス、送信側について述べる。
送信タイミングＳＴ２のクロック （９，６ＫＨｚ）に
合わせて、送信される送信データｓＤは、レジスタＲ１
にシリアルに受信される。そし−ζ、６ビソト受信時に
タイミング発生回路ＴＧより発生ずるセント信号（１，
６Ｋ ｌ１ｚ）によりレジスタＲ２にセットされる。こ
の際、リクエストＲ３情報もギヤリア情報として、レジ
スタＲ２にセントされる。
合わせて、送信される送信データｓＤは、レジスタＲ１
にシリアルに受信される。そし−ζ、６ビソト受信時に
タイミング発生回路ＴＧより発生ずるセント信号（１，
６Ｋ ｌ１ｚ）によりレジスタＲ２にセットされる。こ
の際、リクエストＲ３情報もギヤリア情報として、レジ
スタＲ２にセントされる。
このレジスタＲ２にセットされた情報は、６４Ｋｆｉｚ
のクロックでシフトされ、この信号がドライバ／レシー
バＤ／Ｒを経由して、ディジタル内線に送出される。又
、レジスタＲ２の情報はサイクリックにシフトされ、次
のレジスタＲ１信号がセントされるまで同一情報（８ビ
ツト）がディジクル内線に繰り返し送出される。即ち、
この例では５回（（６４／１．６）／８ビット）同一情
報が送出される。
のクロックでシフトされ、この信号がドライバ／レシー
バＤ／Ｒを経由して、ディジタル内線に送出される。又
、レジスタＲ２の情報はサイクリックにシフトされ、次
のレジスタＲ１信号がセントされるまで同一情報（８ビ
ツト）がディジクル内線に繰り返し送出される。即ち、
この例では５回（（６４／１．６）／８ビット）同一情
報が送出される。
このようにしてディジタルインタフェース装置ＤＩＦか
ら送出されるディジタル内線の信号を第２図に示す。
ら送出されるディジタル内線の信号を第２図に示す。
次に受信側について述べる。
ディジクル内線よりドライバ／レシーバＤ／Ｒ経由で受
信したデータ信号は、６４ ｋ ｂ ／ ｓの速さで、
レジスタＲ３にシリアルに受信される。この信号は上記
のように、８ビット単位で、同じ情報が５回繰り返され
ているものであるが、その内にセットされる。そして、
レジスタＲ４の情報をデータ受信タイミングＲＴ （９
，６Ｋｔｌｚ）に合わせ”ζ端末側にシリアルに受信デ
ータ（ＲＤ）として送出する。又、レジスタＲ５の情報
をキャリア検出情報（ＣＤ）として端末側に送出する。
信したデータ信号は、６４ ｋ ｂ ／ ｓの速さで、
レジスタＲ３にシリアルに受信される。この信号は上記
のように、８ビット単位で、同じ情報が５回繰り返され
ているものであるが、その内にセットされる。そして、
レジスタＲ４の情報をデータ受信タイミングＲＴ （９
，６Ｋｔｌｚ）に合わせ”ζ端末側にシリアルに受信デ
ータ（ＲＤ）として送出する。又、レジスタＲ５の情報
をキャリア検出情報（ＣＤ）として端末側に送出する。
このようなデータ信号の転送方式では、先に述べたディ
ジタル内線上での同一情報の繰り返し回数を変えること
により幾つかのデータ速度の端末を収容できることがわ
かる。例えば、 繰り返し回数 １回： ４８ ｋ ｂ ／ ｓ５回：
９．６ ｋ ｂ ／ ｓ 〃 １０回：４．８ｋｂ／ｓ しかし、従来の信号交換方式では、４８ ｋ ｂ／Ｓの
整数分の１のデータ速度はサポートできるが、例えば、
１９．２ ｋ ｂ ／ ｓのように、整数分１でないデ
ータ速度はサポートできないという問題がある。
ジタル内線上での同一情報の繰り返し回数を変えること
により幾つかのデータ速度の端末を収容できることがわ
かる。例えば、 繰り返し回数 １回： ４８ ｋ ｂ ／ ｓ５回：
９．６ ｋ ｂ ／ ｓ 〃 １０回：４．８ｋｂ／ｓ しかし、従来の信号交換方式では、４８ ｋ ｂ／Ｓの
整数分の１のデータ速度はサポートできるが、例えば、
１９．２ ｋ ｂ ／ ｓのように、整数分１でないデ
ータ速度はサポートできないという問題がある。
（３） 発明の目的
本発明の目的は、かかる従来転送できなかったデータ速
度の同期データ端末を収容可能にすることにある。
度の同期データ端末を収容可能にすることにある。
（４） 発明の構成
上記目的を達成するために、本発明は、ディジタル交換
機のディジタル内線に接続され、同期式データ端末を収
容するインタフェース装置において、データ端末から受
信したデータをディジタル内線に送出するデータリンク
に常時は、ある設定値（０又は１）を送出し、データ端
末から一定のビット数だけデータを受信する毎に前記デ
ータリンクに対して、前記設定値の反転値をスタート信
号として、一定ヒント送出し、それに引続き、前記デー
タ端末よりの受信データを送出する手段と、通信相手の
インタフェース装置から上記の如くデータが送出されて
（るデータリンクから、前記スタート信号を検出し、そ
れに引続く前記一定ビツト数のデニタを抽出し、そのデ
ータをデータ端末にデータ端末の速度に合わせて送出す
る手段をもつことを特徴とする。
機のディジタル内線に接続され、同期式データ端末を収
容するインタフェース装置において、データ端末から受
信したデータをディジタル内線に送出するデータリンク
に常時は、ある設定値（０又は１）を送出し、データ端
末から一定のビット数だけデータを受信する毎に前記デ
ータリンクに対して、前記設定値の反転値をスタート信
号として、一定ヒント送出し、それに引続き、前記デー
タ端末よりの受信データを送出する手段と、通信相手の
インタフェース装置から上記の如くデータが送出されて
（るデータリンクから、前記スタート信号を検出し、そ
れに引続く前記一定ビツト数のデニタを抽出し、そのデ
ータをデータ端末にデータ端末の速度に合わせて送出す
る手段をもつことを特徴とする。
（５）発明の実施例
以下、本発明を実施例により詳細に説明する。
第３図は、本発明の実施例構成図である。
第３図において、Ｒｉ （＋＝６〜１０）は従来方式で
はサポートできないデータ速度をサポートする為、追加
したレジスタ、Ｆ□、Ｆ２はフラグ。
はサポートできないデータ速度をサポートする為、追加
したレジスタ、Ｆ□、Ｆ２はフラグ。
ＤＩＶは微分信号発生回路、Ｇはゲ−１−，ＳＥＬはセ
レクタである。又、ＴＧ’は、従来方式と同様にＲ１〜
１（５を動作させる為のタイミング（但し、第３図では
Ｒ１，’Ｒ４のシフトクロックは４３ ｋ ｂ ／ ｓ
である。）及び、Ｒｉ（ｉ＝６〜ｉ。
レクタである。又、ＴＧ’は、従来方式と同様にＲ１〜
１（５を動作させる為のタイミング（但し、第３図では
Ｒ１，’Ｒ４のシフトクロックは４３ ｋ ｂ ／ ｓ
である。）及び、Ｒｉ（ｉ＝６〜ｉ。
）を動作させる為のタイミングを発生ずるタイミング発
生回路である。その他は従来方式で説明した第２図と同
様である。
生回路である。その他は従来方式で説明した第２図と同
様である。
次に、本発明によるデータ転送力式について具体的に説
明する。
明する。
まず、送信側につい゛ζ説明する。
データ端末Ｄ ”ｒ” Ｅよりの送信データは、データ
速度してレジスタＲ６にシリアルに受信される。
速度してレジスタＲ６にシリアルに受信される。
そして、レジスタＲ６に８ヒツトが受信されると、セン
ト信号ｔ／８によりレジスタＲ６の内容がレジスタＲ７
にセンｔ・されレジスタＲ７の内容は４８ ｋ ｂ ／
ｓでレジスタＲ１に送られる。この際、レジスタＲ７
の先頭には１及び０のビットがセットされ、又、レジス
タＲ７のデータがシフトアウトされた後は、１がロード
される為、レジスタＲ７はレジスタＲ６からレジスタＲ
７へのデータセンＩ〜が行なわれる毎に、０を前に付け
たデータ端末からの受信データ（８ピノ日を送出し、そ
れ以外は１を送出することになる。
ト信号ｔ／８によりレジスタＲ６の内容がレジスタＲ７
にセンｔ・されレジスタＲ７の内容は４８ ｋ ｂ ／
ｓでレジスタＲ１に送られる。この際、レジスタＲ７
の先頭には１及び０のビットがセットされ、又、レジス
タＲ７のデータがシフトアウトされた後は、１がロード
される為、レジスタＲ７はレジスタＲ６からレジスタＲ
７へのデータセンＩ〜が行なわれる毎に、０を前に付け
たデータ端末からの受信データ（８ピノ日を送出し、そ
れ以外は１を送出することになる。
尚、レジスタＲ７の出力が、ディジタル内線に送出され
る過程は、従来と同様であるので省略する。
る過程は、従来と同様であるので省略する。
Ｒ７の出力を第４図−に示ず。
次に、受信側について説明する。
ディジタル内線から受信した信号は、従来方式と同様に
してキャリア情報と、４８ ｋ ｂ ／ ｓのビット列
に分けられ、このビット列（レジスタ７の出力、即ち第
２図と同様）はレジスタＲ８にシリアルに受信される。
してキャリア情報と、４８ ｋ ｂ ／ ｓのビット列
に分けられ、このビット列（レジスタ７の出力、即ち第
２図と同様）はレジスタＲ８にシリアルに受信される。
そして、レジスタＲ８のｄビットの位置に、前記の有効
データ（８ビツト）の前につけられたＯがシフトされて
くると、レジスタＲ８の内容がレジスタＲ９にセットさ
れ、又、フラグＦ１がセットされる。更に微分信号発生
回路ＤＩＶはフラグＦｌの出力から微分信号を作り出し
、これによりレジスタＲ８の値を全て１にセントする。
データ（８ビツト）の前につけられたＯがシフトされて
くると、レジスタＲ８の内容がレジスタＲ９にセットさ
れ、又、フラグＦ１がセットされる。更に微分信号発生
回路ＤＩＶはフラグＦｌの出力から微分信号を作り出し
、これによりレジスタＲ８の値を全て１にセントする。
これは、有効データ中の０ビツトで今と同様なレジスタ
Ｒ８からレジスタＲ９への七ソＩ〜が、行なわれないよ
うにする為である。
Ｒ８からレジスタＲ９への七ソＩ〜が、行なわれないよ
うにする為である。
更に、レジスタＲ９のデータはセレクタＳＥＬで選択さ
れているセット信号ｔ／８又はｔ／８でレジスタＲｌ
ＯにセンＩ−されデータ速度しによりデータａＩｌｌ末
に出力される。尚、セント信号を選択しているのは、レ
ジスタＲ８からレジスタＲ９へのセントと、レジスタＲ
９からレジスタＲＩＯへのセット時期がほぼ等しいと、
データの欠は又は重複が生じるので、これをさける為、
このような事態が生じた場合レジスタＲ９からレジスタ
Ｒ１０へのセンｌ”信月を、１８０°位相をずらした信
号に変えられるようにする為である。そして、これを実
現するのが、ゲートＧ、フラグＦｚである。
れているセット信号ｔ／８又はｔ／８でレジスタＲｌ
ＯにセンＩ−されデータ速度しによりデータａＩｌｌ末
に出力される。尚、セント信号を選択しているのは、レ
ジスタＲ８からレジスタＲ９へのセントと、レジスタＲ
９からレジスタＲＩＯへのセット時期がほぼ等しいと、
データの欠は又は重複が生じるので、これをさける為、
このような事態が生じた場合レジスタＲ９からレジスタ
Ｒ１０へのセンｌ”信月を、１８０°位相をずらした信
号に変えられるようにする為である。そして、これを実
現するのが、ゲートＧ、フラグＦｚである。
即ら、フラグＦ１のリセット状態でセン１〜信号が発生
ずると、フラグＦ２の値を反転させ、これにより、セレ
クタ５ＥＩ−の出力を変えているのである。
ずると、フラグＦ２の値を反転させ、これにより、セレ
クタ５ＥＩ−の出力を変えているのである。
以上の本発明の一実施例によれば、データ端末速度りば
、３８．４ （４８ｘ８／Ｎ０）ｋｂ／ｓ以下の任意の
値をとることができるので、従来方式で収容できなかっ
たデータ速度のデータ端末が収容できるという効果があ
る。
、３８．４ （４８ｘ８／Ｎ０）ｋｂ／ｓ以下の任意の
値をとることができるので、従来方式で収容できなかっ
たデータ速度のデータ端末が収容できるという効果があ
る。
な説明したように、本発明は、データ端末のデータを一
定ビット数単位に区切り、スタート信号を付加して高速
のデータリンクにのせることにより任意の速度のデータ
信号を転送可能にするので、従来収容できなかったデー
タ速度のデータ端末が収容可能になるので、データ通信
機能のザーヒス性が上がる。
定ビット数単位に区切り、スタート信号を付加して高速
のデータリンクにのせることにより任意の速度のデータ
信号を転送可能にするので、従来収容できなかったデー
タ速度のデータ端末が収容可能になるので、データ通信
機能のザーヒス性が上がる。
第１図は従来のディジクルインタフェース装置の構成図
、第２図は送出信号例としての説明図。 第３図は本発明に係るディジタルインタフェース装置の
実施例構成図、第４図は第３図の受信信号例の説明であ
る。 ＲｌＬ−Ｒよ。：レジスタ Ｄ／Ｒｌライム／レシーバ ”Ｉ”Ｇ’ ：タイミング発生回路 ＤＩＶ ：微分信号発生回路 Ｆｌ、Ｆ２：フラグ ＳＥＬ ：セレクタ
、第２図は送出信号例としての説明図。 第３図は本発明に係るディジタルインタフェース装置の
実施例構成図、第４図は第３図の受信信号例の説明であ
る。 ＲｌＬ−Ｒよ。：レジスタ Ｄ／Ｒｌライム／レシーバ ”Ｉ”Ｇ’ ：タイミング発生回路 ＤＩＶ ：微分信号発生回路 Ｆｌ、Ｆ２：フラグ ＳＥＬ ：セレクタ
Claims (1)
- ディジタル交換機のディジタル内線に接続され、同期式
夢データ端末を収容するインクフェース装置において、
データ端末から受信したデータをディジタル内線に送出
するデータリンクに常時は、ある設定値（０又はｌ）を
送出し、データ端末から一定のビット数だけデータを受
信する毎に前記データリンクに対して、前記設定値の反
転値をスタート信号として、一定ビツト送出し、それに
引続き、前記データ端末よりの受信データを送出する手
段と、通信相手のインタフェース装置からデータが送出
されてくるデータリンクから、前記スタート信号を検出
し、それに引続く前記一定ビノド数のデータを抽出し、
そのデータをデータ端末にデータ端末の速度に合わせて
送出する手段をも
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58241319A JPS60132446A (ja) | 1983-12-21 | 1983-12-21 | デ−タ信号転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58241319A JPS60132446A (ja) | 1983-12-21 | 1983-12-21 | デ−タ信号転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60132446A true JPS60132446A (ja) | 1985-07-15 |
Family
ID=17072519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58241319A Pending JPS60132446A (ja) | 1983-12-21 | 1983-12-21 | デ−タ信号転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60132446A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63133737A (ja) * | 1986-11-26 | 1988-06-06 | Nec Corp | デ−タ伝送システム |
| JPS6449455A (en) * | 1987-08-20 | 1989-02-23 | Iwatsu Electric Co Ltd | Terminal equipment |
-
1983
- 1983-12-21 JP JP58241319A patent/JPS60132446A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63133737A (ja) * | 1986-11-26 | 1988-06-06 | Nec Corp | デ−タ伝送システム |
| JPS6449455A (en) * | 1987-08-20 | 1989-02-23 | Iwatsu Electric Co Ltd | Terminal equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3890471A (en) | Loop data transmission arrangement employing an interloop communication terminal | |
| JPH0324107B2 (ja) | ||
| WO1982001111A1 (en) | Self-clocking data transmission system | |
| JPH0541716A (ja) | デジタル伝送方式 | |
| TW212866B (en) | Peripheral communications network | |
| JPS60132448A (ja) | デ−タ速度自動検出方式 | |
| JP2602350B2 (ja) | 通信装置 | |
| US3300578A (en) | Data transmission | |
| JPH04145566A (ja) | シリアル転送回路 | |
| KR880001023B1 (ko) | 셀프콜록킹 데이타 전송시스템 | |
| JPS61101142A (ja) | デ−タ保護回路 | |
| JPS5871766A (ja) | フアクシミリ伝送制御方式 | |
| SU1159170A1 (ru) | Многоканальное устройство дл передачи дискретной информации | |
| JPH05130088A (ja) | データ通信方式及び伝送速度設定回路 | |
| JPS598101B2 (ja) | 局内伝送路監視方式 | |
| JPS58105653A (ja) | Ｄｔｅ−ｄｓｕ相互接続回路 | |
| JPS58150346A (ja) | デ−タ伝送装置 | |
| JPH01309447A (ja) | 単線同期式通信方式 | |
| JPS61206339A (ja) | インタフエ−ス速度変換方式 | |
| JPS61192161A (ja) | 通信方式 | |
| JPS6059872A (ja) | フレ−ム同期方式 | |
| JPS6350218A (ja) | デ−タ伝送方式 | |
| JPH0630497B2 (ja) | 終端装置 | |
| JPS5810915B2 (ja) | 時分割多重通信式静止画像伝送装置 | |
| JPS5937749A (ja) | 光伝送用送信装置 |