JPS6013310B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、半導体装置「特に電界効果トランジスタ的効
果を有する構造をサィリスタ構造に適用した半導体装置
に関する。

第１図は、従来のサィリスタの一般的な構造を示す断面
図で、図において１は比較的高不純物濃度のＰ十形アノ
ード層、２は低不純物濃度のｎ形ベース層、３はＰ形ベ
ース層、４はｎ＋形ェミツタ領域、５はアノード電極、
６はカソード電極、７はベース電極又はゲート電極であ
る。

Ｐ＋形アノード層１とｎ形ベース層２との間には第１の
接合Ｊ，が、ｎ形ベース層２とＰ形ベース層３との間に
は第２の接合Ｊ２が、Ｐ形ベース層３とｎ＋形ェミッタ
層４との間には第３の接合Ｊ３がそれぞれ形成されてい
る。この構造は、広く用いられているもので、改めてそ
の動作を詳細に説明することは省略する。ところで、第
１図に示したサィリスタは、ｎ＋形ェミッタ領域亀とＰ
形ベース層３との間の第３の接合Ｊ３を順方向にバイア
スすることによって主電流の制御を行なっている。従っ
て、接合温度が上昇すると主電流が増加するという正の
温度係数を持つので、電流集中が生じ、熱暴走のためサ
ィリスタが破壊するおそれがあった。また、従来のサィ
リス外ま動作速度が極めて小さいという欠点があり、そ
の理由の大半はア／ード電極６とカソード電極６間に順
電圧を印加したときに阻止電圧（順阻止電圧）を大きく
するために、Ｐ形ベース層３を厚くするか、又はＰ形ベ
ース層３の不純物濃度を大きくするかして「順電圧によ
って接合Ｊ２からＰ形ベース層３中に伸びる空乏層が接
合Ｊ３に到達せしめないようにしていることによる。空
乏層が接合Ｊ３に到達し、ｎ十形ヱミツタ領域４と接触
するならば、アノード電極５とカソード電極６との間は
、低抵抗層で連結されることになり、大軍流が流れて電
圧阻止能力を矢なうことになる。このように、Ｐ形べ−
ス層３を厚くするか、又はその不純物濃度を高くするこ
とは、カソード電極６とゲート電極７間に瓶バイアス電
圧を印加することによって注入されたキヤリヤが接合Ｊ
２に到達する時間が長くなるか、到達効率が低下するこ
とによって実効的に到達キャリヤ密度が低下することに
なる。この注入されたキヤリヤが接合Ｊ２に到達し、ｎ
形ベース層２に入ることによって「ご形アノード層１か
ら正孔がｎ形ベース層２に注入され、この正孔がｎ形べ
−ス層２中を通過して接合Ｊ２を通過し、Ｐ形ベース層
３に吸収されて、再びｎ十形ェミッタ領域４から電子が
Ｐ形ベース層３に注入されるという過程を蓬て接合Ｊ２
の両端に過剰キャリャが蓄積されて順方向電圧の阻止能
力を失なうものである。このように「ゲート電極７から
ゲート電流を流して始めて導適状態になるようにするた
め、Ｐ形ベース層３を厚くするか、又はその不純物濃度
を高くしている。このため、前述した如く従来のサイリ
ス外ま動作速度が極めて小さいという欠点があり、高速
ィンバータやレギュレータなどの用途はトランジスタに
よって占有されていた。本発明の目的は、上記の如き従
来のサィリスタの欠点を除去するためになされたもので
あり、熱的に安定し「かつ、高速動作が可能なサィリス
タを提供することを目的としている。

かかる目的を達成するために、本発明の特徴とするとこ
ろは、サィリスタ構造の中に電界効果トランジスタ的効
果を有する構成を適用したことにある。

以下、図面を参照して、本発明を説明する。第２図は、
この発明の１の実施例を示す断面図である。

第２図において、ｎ形ベース領域２のＰ形ベース層３に
接する部分であって〜ｎ十形ェミツタ領域４に対向しな
い部分にＰ形半導体領域８を設け、このＰ形半導体領域
８とｈ形半導体層２との間に接合Ｊ４を形成している。
ここで、ｎ＋形ェミツ夕領域４とＰ形ベース層３とｎ形
ベース層２とは、バィポーラ形トランジスタ１００を構
成し「ｎ形ベース層２のＰ形ベース層３に接する部分と
Ｐ形半導体領域８とｎ形ベース層２のＰ十形アノード層
１に近接する領域とは、電界効果形トランジスタ１０１
を構成している。従って、第２図に示すサィリス夕のう
ちＰ十形アノード層１を除く部分は、バィポーラ形トラ
ンジスタ１００と電界効果トランジスタ１０１との直列
接続体と等価であって、第３図に示す如き等価回路とな
る。

第４図は、この等価回路で示す領域の電圧・電流特性を
示す図である。第４図からわかるように、第３図に示し
た等価回路に相当する領域の電圧・電流特性は、バイポ
ーラ・トランジスタのそれと同様であるが、主電流の対
温度特性には負の温度特性を有する点で、単なるバィポ
−ラ・トランジスタの特性と異なる。第４図に示した領
域１は、飽和領域で、ェミッタ・ベース接合Ｊ３および
ベース・コレクタ接合Ｊ２がともに十分バイアスされて
いるので、ｎ形ベース層２のＰ形半導体領域８で挟まれ
た部分まで、伝導度変調されており、従って接合形電界
効果トランジスタ１０１の制御作用はほとんどないと考
えてよい。

従って、この場合の動作はバイポ−ラトランジスタの場
合と同様であり、オン電圧も低い。次に、第４図の領域
０‘ま活性領域で、第２の接合Ｊ２が十分逆バイアスさ
れているので、ｎ形ベース層２のＰ形半導体領域８で挟
まれた部分は空乏層化している。

この状態は、第３図に示した等価回路でいうと、接合形
電界効果トランジスタ１０１のゲート・ソース間バイア
スをバイポーラ。トランジスタ１００のベース・コレク
タ間電圧で制御していることとなり、駆動はバィポーラ
トランジスタと同機で、特性は接合形電界効果トランジ
スタの特性を示している。この場合、第３の接合Ｊ３を
打項方向バイアスするのは、バイポーラ・トランジスタ
１００のベース・コレクタ間電圧を変化させるためであ
って、主電流を直接制御するためではない。すなわち、
主電流はこのバィポーラトランジスタ１００のベース・
コレクタ間電圧をゲート・ソース間バイアスとする接合
形電界効果トランジスタ１０１によって制御されること
になり、従って接合温度が上昇すれば主電流が減少する
負の温度係数を示すことになる。次に、第４図の領域ｍ
はしや断領域で、バィポーラトランジスタ１０川まオフ
状態にあり、接合形電界効果トランジスタ１０１の電圧
増中率をｒとすると（１十・ム）Ｖｃ８ｏの耐圧を示す
。

従って、ノゞイポーラ・トランジスタのコレクタ・エミ
ツ夕闇耐圧Ｖｃ８ｏは所要耐圧の１／（１十ム）でよく
なり、バイポーラ・トランジスタの周波数特性を良くす
ることが容易になる。以上述べた新らしい構造を以下「
ゲート付トランジスタ」と称することにする。

このゲート付トランジスタのコレクタ層に相当するｎ形
ベース層２のＰ形ベース層３と反対側の面にＰ＋形アノ
ード層１を付加することによって、上述したゲート付ト
ランジスタと同様の負の温度特性を示すサィリスタを得
ることができる。ここで、第２図に返って本発明になる
半導体装置の動作とその特徴を述べる。

前述したように、第２図の構造は、Ｐ十形アノード層１
を除く部分の等価回路が第３図に示す如くなるので、バ
ィポーラ・トランジスタ１００部分の耐圧をＶｃ耳。と
し、電界効果トランジスタ１０１の電圧増中率を山とす
ると、ｍ形ベース層２とげ形ェミッタ領域４間の耐圧は
、（１十ｒ）ＶｃＥｏで与えられる。このように、電界
効果トランジスタ作用によって耐圧が（１十ム）倍に大
きくできるので、Ｐ形ベース層３が薄くても十分な高耐
圧が得られることになる。このことは、従来のサィリス
タに比較してＰ形ベース層３を充分薄くすることが可能
であることを意味するものであり、従ってＰ形ベース層
３中を通過するキャリヤの移動速度を大きくでき、サィ
リスタの動作速度を制限している要因を取り除くことと
なるので、高速で高耐圧のサィリスタを得ることが可能
となる。また、Ｐ形半導体領域８は、ゲート電極７と低
抵抗で連結されているため、その入力信号の伝播時定数
ＣＲのＲを小さくできるので高速動作に適している。

なお、高耐圧を実現するためのＰ形半導体領域８の形成
は、その間隔を泌とするとき、浮き＜ｑ洋学２ 式を満足するように選ぶことによって可能である。

ここで、Ｎｏはｎ形ベース層２中の不純物濃度、Ｎ＾は
Ｐ形ベース層３中の不純物濃度、ごｓは半導体の誘導率
、ｑは単位電荷量、ＷＢはＰ形ベース層３の厚さである
。このように、第２図に示した本発明になるゲート付ト
ランジスタ機造を有するサィリスタは、高耐圧であると
いうサイリスタの長所を生かしつつ、高速性を有するト
ランジスタの長所をも併せてもつものである。

次に、第５図および第６図は、それぞれこの発明の第２
および第３の実施例の構造を示す断面図である。

いずれも、Ｐ形半導体領域８のＰ形ベース層３内に存す
る部分の形状が異なるのみで、本質的には第２図に示し
た第１の実施例と同様である。第７図は、この発明の第
４の実施例の構造を示す断面図で、この実施例ではＰ形
半導体層８はｎ形ベース層２内に埋込まれているが、装
置の端部にこのＰ形半導体層８の引出し電極９が設けら
れ、この電極９は接続体１０１こよってベース電極７に
電気的に接続されており、動作の点では、この実施例の
ものも第２図に示した第１の実施例と変るところはない
。

ところで、各実施例とも、ｎ＋形ェミッタ領域４とＰ形
半導体領域８をストライプ状とし、互いに重ならぬよう
に間隙に対応する位置に配置してあるので、電流路は妨
害されることなく、制御効率も良好である。

なお、Ｐ形半導体領域８はメッシュ状に形成しても良好
である。第８図は、サィリスタの電圧電流特性を示す図
である、図中１ｇｏ，１ｇ，１よゲート電流、ＩＨは保
持電流、領域１は阻止状態「領域ローま導適状態を示す
。

本発明の装置も特性上はこれに類似しているが、ただそ
の対温度特性が負である点が異なる。さらに、第９図を
参照して本発明の第５の実施例を説明する。

第９図ａは平面図、第９図ｂはそのびｂ−ＩＸｂ線での
断面図である。この実施例は「ｎ十形ェミッタ領域熱が
それぞれ分割されることなく一つの連結された構造で、
かつ、短絡ェミッタと称される領域翼竃を有する構造に
したものである。この実施例のものも、上述した本発明
の装置と同様の効果を奏することはいうまでもない。な
お、上記各実施例とも特定の導電形構成について述べた
が「 Ｐ形領域をｎ形領域に「 ｎ形領域をＰ形領域に
それぞれ置換した構成でも本発明の実施をなしうろこと
は自明である。

以上詳述したように「 この発明によれば「サィリスタ
構造の中にゲート付トランジスタ構造を有する部分を設
けるようにしたので、熱的安定性がよく、かつト高速高
耐圧の半導体装置が得られる。

【図面の簡単な説明】

第亀図は、従来のサィリスタを示す断面図、第２図は本
発明の第１の実施例を示す断面図、第３図はゲート付ト
ランジスタの等価回路図「第４図はゲート付トランジス
タの電圧電流特性を示す図ト第６図は本発明の第２の実
施例を示す断面図、第６図は本発明の第３の実施例を示
す断面図、第？図は本発明の第４の実施例を示す断面図
〜第８図はサィリスタの電圧電流特性を示す図、第９図
は本発明の第５の実施例を示すもので同図ａは平面図、
同図ｂは断面図である。 図において、１は第１の半導体層、２は第２の半導体層
「 ３は第３の半導体層Ｌ ４は第４の半導体領域、５
は一方の主電極、６は他方の主電極、７は制御電極、８
は第５の半導体領域、１０は導電路である。 なお、図中同一符号はそれぞれ同一又は相当する部分を
示す。第１図 第２図 第３図 第８図 第４図 第５図 第６図 第７図 第９図

Claims (1)

1. 【特許請求の範囲】 １ 第１の導電形を有し不純物濃度が比較的高い第１の
   半導体層、この第１の半導体層に隣接して設けられ第２
   の導電形を有する低不純物濃度の第２の半導体層、この
   第２の半導体層に隣接して設けられ第１の導電形を有す
   る第３の半導体層、この第３の半導体層に隣接して設け
   られ第２の導電形を有する高不純物濃度の第４の半導体
   領域、第１の導電形を有し上記第２の半導体層内にＰＮ
   接合を形成するよう、かつ半導体基板の主表面と平行方
   向に等間隔で離散的に設けられると共に上記第３の半導
   体層と直接若しくは導電路を介して接続された第５の半
   導体領域、上記第１の半導体層に設けられた一方の主電
   極、上記第４の半導体領域に設けられた他方の主電極、
   及び上記第３の半導体層に設けられた制御電極を備え、
   上記隣接する２つの第５の半導体領域間の間隙を２ａ、
   第２の半導体層の不純物濃度をＮｏ、第３の半導体層の
   不純物濃度をＮ＿Ａ、その厚みをＷ＿Ｂとするとき、該
   間隔、濃度、及び厚みの関係がＮ＿Ｄ・ａ＾２＜Ｎ＿Ａ
   ・Ｗ＿Ｂ＾２ を満足することを特徴とする半導体装置。 ２ 第５の半導体領域を複数本のストライプ状に形成し
   たことを特徴とする特許請求の範囲第１項記載の半導体
   装置。 ３ 第４の半導体領域を各ストライプ状の第５の半導体
   領域の間隙に対応する位置に設けたことを特徴とする特
   許請求の範囲第２項記載の半導体装置。 ４ 第５の半導体領域をメツシユ状に形成したことを特
   徴とする特許請求の範囲第１項記載の半導体装置。