JPS6013339B2 - デルタ変調器 - Google Patents

Description

【発明の詳細な説明】 本発明は入力信号を帰還信号との比較に用いる加算回路
を含み、該加算回路と組合されて、該入力信号が該帰還
信号を越えた場合に出力パルス信号を発生するパルス発
生器を含み、該出力信号パルスを、該帰還信号の１つを
発生させるのに用いるための帰還回路を含むデルタ変調
器に関するものである。

パルス信号はパルスが適当な間隔で再生される場合には
、情報の損失なく長距離伝送が可能であることは周知で
ある。

それゆえ伝送に先だってアナログ信号をディジタル形式
に符号化することが一般的になってきている。このよう
な符号化技術の１つはデルタ変調と呼ばれ入力信号を出
力パルスより再生される信号と比較する技術に基いてい
る。

入力信号が再生信号を越える場合にはクロック間隔で出
力１が発生され、他の場合には出力０が発生される。出
力パルＪスは積分されて差異（デルタ）信号の基本とな
る再生信号を発生する。デルタ変調方式の難点の１つは
、急激な変化をする入力信号の追跡、および同時に、緩
慢な変化の信号を正確に追跡することである。

各出力パルＺスに１ステップサイズを用いることでは緩
慢な変化の信号の精密な追跡および急激な変化の信号の
追跡を共に実現することはできない。この問題の解決は
積分器に帰還されるパルスのステップサイズに非線形圧
伸特性を挿入することにより行なわ２れる。ここでいう
圧伸は送信において信号振幅を圧縮し、受信において信
号を補償した量を伸長することを意味する。この問題お
よびその解決法はフィリップス・テクニカル・レビュー
誌の３１巻１１／１２号１９７中手の３３５−３５３ペ
ージに掲載されたＪ．２ＡグリーフクスおよびＫ．リー
メンスによる「ディジタル的に制御される圧伸による音
声伝送の符号変調」と題された論文に記述されている。
圧伸デルタ変調器に関する他の問題点はシステムの送受
信両端において非線形圧伸特性を正確に３０再生するこ
と、およびその特性を温度変化、経年変化、構成要素の
選択によらなくすることである。従来技術の装置におけ
る別の問題点は用いられる端末装置もしくは伝送システ
ムにおけるディジタル誤りの累積である。誤り発生率の
低いシス３タテムにおいてさえ誤差が累積された場合に
は面倒な問題となる。前述の問題点は本発明に従って、
該帰還信号の１つを発生させるのに用いるための帰還回
路が音節立上り時間に比例する充電時定数および、音声
４０立下り時間に比例する放電時定数を有するシラブル
積分器を含むことを特徴とするデルタ変調器により解決
される。

本発明によれば、圧伸デルタ変調器における音声信号追
従を改善するために、圧伸器制御電圧は音節の立上り時
間と同程度の充電時定数を有し、音節の立下り時間程度
の異なる緩和時定数を有する積分器より得られる。

タ更に本発明によれば、非線形圧縮特性は、複数の温度
補償トランジスタの線形電流特性により対数特性を模擬
することによりデルタ変調器に与えられる。

これらのトランジスタは各段に配置され、第２段はイン
ピーダンス絶縁されており入力０に適当なインピーダン
スレベルを与える。さらに、予め決定された導通開始閥
値を有する複数個のトランジスタはステップ電流を供給
するためにコレクタは共通に接続される。圧縮器制御電
圧はトランジスタの第１段のベースに直接加え夕られＬ
制御電圧はェミッタホロワで駆動する第１段のェミッタ
より得られてトランジスタの第２段に与えられる。トラ
ンジスタの第１段と並列に温度補償接合がある。第２の
温度補償接合は電流発生器の第２段と並列におかれる。
これらの接合は０電流発生用トランジスタとして同一チ
ップ片に製造される集積回路結合を用いそれにより整合
特性を有することが好ましい。第１図にはデルタ符号器
をも示すデルタ変調器のブロック図が示されている。

デルタ変調器はリード線１１で音声信号が、リード線１
２および１３で２つの帰還信号が与えられる加算回路１
０を含む。

加算回路１０‘ま３信号の代数和をとり、フリップフロ
ップ翼４を出力が正ならば１状態に、出力が負ならば０
状態にする。フリップフロップ１４はサンプル化率を決
定するりード線１５のクロック。パルスの存在する場合
のみ状態の変化が許される。リード線１６よりのフリッ
プフロップ１４の出力は１′−ド線１１の入力信号のデ
ィジタル符号化表現（デルタ変調符号）を含む。フリッ
プフロップ１４の出力信号はシラブルー重積分器である
積分回路１８のゲート制御を行なうゲート回路１７に帰
還される。

リード線１３の積分器１８の出力はリード線１１の入力
信号がリード線１６のパルスにより符号化された形式と
なり、この再生された信号は加算回路１０により入力信
号と比較される。リード線１６の出力パルスは符号化さ
れた信号の変化に比べてはるかに長い時定数を有する直
流電流オフセット積分器１９にも加えられる。

積分器１９の出力はリード線１２によって加算回路１川
こ加えられ、リード線１１の入力信号に存在する直流電
流オフセットもしくは第１図の回路網の他の部分におけ
る符号化過程で生じる直流電流オフセットを補償する。
積分器１９の時定数は第１図の回路網における動作に比
べてはるかに長いので、それらの動作はオフセット積分
器１９によって大きな影響を受けることはない。第１図
の符号器の信号追従特性は、リード線２０によってゲー
ト１７に加えられる充電電流に依る。

本発明の原理に従えば、これらの電流は入力信号の変化
率に依存する積分のために電流ステップを生じる非線形
電流ステップ発生器２１１こよって供給される。ステッ
プ発生器２１は第２図に示される対数特性に近似したき
Ｅ線形特性を有する。ステップ発生器２１はシラブル積
分器２３より得られるリード線２２の制御電圧によって
制御される。積分器２３は、入力信号の変化率に応答す
るが、同時にほぼ音節立上り速度で増加することを強制
され、ほぼ音声立上り速度で減少することが可能な制御
電圧を与える。このように、圧伸は瞬時ではなくシラブ
ルで行なわれ、それゆえに第１図の符号器は音声信号の
より効率的符号化が可能である。単にシラブル率で積分
するのではなく、急激な音節立上りの迅速な追従を可能
にし、同時に通常の人間の音声においてはより緩慢に減
少する音声の立下りに対する緩慢な減少圧伸特性を可能
とするように異なる充電および放電時間が積分器に与え
られる。このように圧伸器は通常音声の包絡線を従い、
同時に音節の終りにおける聴取者の雑音の許容範囲を利
用している。積分器２３には電流源２５よりゲート２４
によって電流パルスが供給される。

ゲート２４はリード線１６の出力パルスにより到達した
変調レベルを分析する変調レベル検出器２６により駆動
される。これらのパルスはシフトレジス夕２７に蓄えら
れ、並列に検出器２６に与えられる。検出器２６はデル
タ符号器が入力信号の精卒な追従を行なっていない時点
を決定する。この決定は符号器によって長期間同一信号
１もしくは０系列が伝送されていることを調べることで
簡単に行なわれる。第３図は第１図の符号器によって発
生されたデルタ変調されたパルス列信号の復号に通した
デル夕復号器である。第３図に於てはデルタ変調された
符号信号はリード線５川こ現われ、クロックパルスがリ
ード線ｃより与えられるフリップフロッブ５１に与えら
れる。受信パルス列はシフトレジスタ５２に蓄えられ、
変調レベル検出器５３によって分析される。シフトレジ
スタ５２および変調レベル検出器５３は第１図の対応要
素と同様なものとすることが可能であり、同様の機能を
果す。すなわちシフトレジスタ５２は最新の受信符号化
パルス系列を蓄え、検出器５３は同一信号の長い系列を
検出する。そのような系列を検出した場合、検出器５３
はゲート５４を駆動して、電流源５３よりの電流パルス
をシラブル積分器５６に与える。積分器５６は積分器２
３と同様であり、それぞれ人間の音声の立上り、および
立下り時間、さらに音声に対する耳の応答に直接的に関
連する、異つた立上りおよび立下り時間によるシラブル
率の積分を行なう。積分器５６の出力は第１図の発生器
２１と同様に対数特性を有する非線形電流ステップ発生
器５７に供給される。ステップ発生器５７は電流パルス
をゲート５８に供給し、ゲートはフリップフロップ５１
によりパルス信号により駆動される場合には、この電流
パルスを積分器５９夕に供給する。積分器５９は復調さ
れたデルタ変調パルスを表わし、低域炉波器６０もこよ
って炉波されたのちには符号化装置のアナログ音声出力
を含むアナログ信号を作る。シラブル積分器２３（第１
図）、および５６０（第３図）の利点は、誤った復号化
を引き起こす端子での誤りもしくは伝送誤りがシラブル
積分器における制御電圧の消滅により、すみやかに失な
われることにある。

この動作は伝送されるパルス形式によらず、従って符号
化過程とは独立に行な夕われる。全信号および全誤りが
ほぼシラブル率で失なわれるために、組み込まれた庄伸
消滅は誤りの累加を防止する。第４図に関し、詳細に述
べると、第４図には第１図においてブロック形式で示さ
れたデルタ変調０器の詳細な回路図である。

第４図のデルタ変調器は音声信号入力線１１に加算抵抗
１００および１０１を含む入力加算回路１０を含む。

加算抵抗１０３および１０４は直流電流オフセット積分
器帰還路に位置し、加算抵抗１０５および１０６は再生
信号帰還路１３に位置している。直流電流オフセット積
分器１９および音声再生積分器１８は各々比較回路１０
８の入力間に接続されている出力コンデンサー０７を共
有する２重積分回路である。

比較回路１０８は入力信号の極性によって２論理状態の
うちの１つである出力信号を生じる演算増幅器である。
いまいま「バング・バング」回路と呼ばれることもある
比較回路１０８は、入力線における微小なアナログ的差
異をディジタル出力信号に変換する。このような回路は
周知であり、比較回路１０８は例えばＳＮ７２７１１と
してテキサス インスツルメンツ社より提供されている
二重差動比較器を用いることが可能である。

比較回路１０８の出力は電流制限抵抗１０９を通じて論
理ナンドゲート１１０‘こ加えられる。

ナンドゲート１１川ま比較回路１０８の出力をクロック
し、デルタ変調されたパルス列をリード線１１１に送る
サンプリングゲートとして働く。これ２らのパルスはフ
リップフロツプ１４に蓄えられ、そこからデータ出力線
１６へとゲート制御される。第１図の構成要素に対する
第４図の部分は同一の参照番号によって示されている。

すなわち、帰２還路１２および１３入力線１１、および
フリツプフロップ１４は第１図の同様の構成要素に対応
している。これまで入力信号と出力パルス列より再生さ
れた信号との比較に応じて２値パルス列を発生する３方
式であるデルタ変調回路の基本構成要素について述べた
。

第４図の他の部分は本発明によって再構成信号を発生す
る方式の詳細を示す。第４図に示されるように、フリッ
プフロップ１４に置かれている出力パルスの有無はゲー
ト１７３を駆動する、および積分器１８１こ電流の選択
パルスを加える制御信号×１および×１として用いられ
る。

ゲート１７はベースの信号によってスイッチとして働く
一対のトランジスタ１１３および１１４４０を含む。

フリップフロップ１４の状態によってトランジスター１
３および１１４のどちらか一方は常に駆動される。トラ
ンジスター１３および１１４は交互に各々スイッチング
トランジスタ１１５および１１６のベースに制御信号を
与える。１」−ド線１１７にあらわれる正確に選択され
た大きさの電流はトランジスター１５および１１６のヱ
ミツタに加えられ、トランジスター１５および１１６は
、駆動している場合にはこの電流をフリップフロップ１
４の状態に従った極性で積分器１８に供給する。

このように積分器１８には電流パルスが継続的に加えら
れる。これらのパルスは変調器よりの２値出力信号に直
接、依存して極性が変化０する。積分器１８はトランジ
スター１５および１１６のコレクタにまたがり、直列に
抵抗１１９が接続された積分コンデンサ１１８を含む。

抵抗１２０および１２１は積分器１８の動作点を安定さ
せる夕ための接地への直流電流路を与える。抵抗１１９
が二重積分回路において、より有効なコンデンサー０７
と直列ではなく、コンデンサー０８と直列に置かれてい
るのに注意されたい。

抵抗１１９をこの位置に置くことや第１積分器の周波数
特性に付加的零点を与え、第２積分器に純容量を与えて
、ループの安定を維持しつつ、比較器入力の雑音を除い
ている。第４図のデルタ変調器は圧仲変調器である。

すなわち大振幅の入力信号追跡の場合には大電流ステッ
プが、小振幅の入力信号の追跡の場合には小電流パルス
が変調器により与えられる。この特性は変調器に対して
応答の広い動作範囲を与えるために重要なものである。
この圧伸特性は発声中、および通常、発声音節間に起る
黙音期間における信号レベル、叫び声と傾き声および大
声の話し手と静かな話し手の間に大きな差異の存在する
音声信号の符号化においては特に重要である。圧伸は入
力信号の追跡の難易に応答する積分器１Ｍこおいて積分
される電流ステップの大きさを変化することにより行な
われる。

入力信号の追跡が困難であることは出力パルスを監視し
全て１もし〈は全て０の連続的な系列を検定することに
より検出される。１の系列は、変調器が入力信号と同じ
信号発生しようと試み、多数の試行の後においても、そ
の時点での大きさの電流パルスを加えることによっては
十分な大きさの信号を発生することが不可能であること
を示す。

同様に、継続した０の系列は変調器が複製信号の大きさ
を入力信号の瞬時振幅まで引下げようと試みたが、その
時点での大きさの電流ステップによっては、不可能であ
ることを示す。全て１もしくは全て０の状態は出力パル
ス系列をフリツプフロツブ１４，１２２，１２３、およ
び１２４を含むシフトレジス外こ蓄えることで検出され
る。

これら４つのフリツプフロツプの１出力は、ナンドゲー
ト１２５に加えられ、０出力はナンドゲート１２６に加
えられる。これら出力信号は、ゲート１１川こ同期して
リード線１２７にあらわれるクロツクパルスによってシ
フトレジスタ内で移動する。第４図のデルタ変調器にお
いては、フリップフロツプ１４．１２２，１２３、およ
び１２４を含む４段のシフトレジスタが示されている。

４という数は便宜上選ばれたものであり、本出願のため
のものである。

しかし、フリツプフロツプの数およびシフトレジスタの
長さは予め伝送されたデータパルス数の多少に基づく設
計選択に応じて増減されうろことは明白である。数を減
じることは、入力信号レベルの急激な変化に対して変調
器の応答のスピードを増すことになるが、同時に変調器
行き過ぎ量も増加する。一方シフトレジスタの長さを増
すことは入力信号振幅の変化に対して変調器の応答速度
が遅くなるが、しかし同時に応答の安定性は良くなる。
フリツプフロツプ１２４（Ｘ４および×４）の出力は直
流電流オフセット積分器１９を変化させるために用いら
れ、これによって積分器が直流電流レベルにおける長期
的変化の追従を可能とする。

ナンドゲート１２５および１２６の出力はナンドゲード
１２８に加えられ、ナンドゲート１２８の出力は、ナン
ドゲート１２９に加えられる。

ナンドゲート１２９の他の入力は全て０および１という
決定結果がクロツクパルスが入った時のみサンプルされ
ることを可能とするクロックパルスを含む。ナンドゲー
ト１２９の第３の入力ＣＩは符号化過程の継続を許しつ
つ圧伸回路の動作を禁止するために用いうれる圧伸禁止
信号を含む。ナンドゲート１２９の出力は、電流制御抵
抗１３０を通じてトランジスター３１のベースに加えら
れる。トランジスター３１は第１図におけるゲート２４
を含み、そのェミツタは正電圧源１３２に接続されてい
る。トランジスタ１３１は、抵抗１３３を通して印加電
流によって通常はオフに印刀０されている。トランジス
タ１３１のベースにナンドゲート１２９よりの出力が存
在する場合は、トランジスタはオンとなり電圧源１３２
と等しい大きさの電圧をコレクタに生じる。この電圧は
充電抵抗１３４を通じて、充電コンデンサ１３５に加え
られる。コンデンサ１３５の電圧はゲート１７を通じて
積分器１８に帰還される電流ステップの大きさを０制御
する制御電圧を含む。

トランジスタが長期間駆動しない場合には、抵抗１３６
および抵抗１３４を通じて４・電流が電圧源１３２より
コンデンサ１３５に加えられ、コンデンサー３５の小電
荷を維持する。この小電荷はゲート１７への帰還電流と
して用いられる最４・電流ステップの大きさを制御する
。コンデンサ１３５は負の電圧源１３７に接続される。
本発明の原理に従えば、抵抗１３４の値はコンデンサ１
３５が発声の立上り時間と同程度の大きさの、すなわち
３ミリ秒程度の割合で充電されるように選ばれる。

本発明に従えばコンデンサー３５の放電路は抵抗１３９
および１４０を通じるものである。抵抗１３９および１
４０の値はコンデンサ１３５に蓄わえられている電荷に
対して発声音節の平均立下り時間と同程度の、すなわち
９ミリ砂程度の立下り時間を与えるように選択される。
コンデンサ１３５に対する異なった充電および放電時間
は圧伸回路に、音声信号の符号化に適合した動特性を与
える。これら充電および放電時間は圧伸特性の動作範囲
に対し主要な制約となる。これらの制約は符号器を音声
信号の追従に通した方式で駆動させ、衝撃雑音もしくは
他の大きな音声以外の信号に対して応答性を悪くさせる
。同時にコンデンサ１３５に対する放電回路は符号化お
よび伝送中の誤りが音節立下り時間で消え去ることを可
能とし、誤りが累積しないことを保証する。この誤りの
伝搬の制限は、この制限をもうけない場合には誤りの累
積が長期間の入力信号と歪みとなってしまうデルタ符号
化方式においては特に重要である。第３図に関して説明
したように、理想的圧伸特性は入力および信号間が対数
関係にあることである。

このような特性を非常に低い信号レベルで得ることは非
常に難しく、従って昨今の集積回路技術で得ることは難
しい。さらに本発明に従えば、対数特性は共同して対数
関数を近似する一連の各線形トランジスタ特性により模
擬される。この結果、コンデンサ１３５よりの制御電圧
は抵抗１３９および１４０を含む電圧分割器によってト
ランジスター４１および１４２に加えられる。各トラン
ジスタは各々抵抗１３８９ １４３および１４４を通じ
て印加され「第２図の部分１４５および亀４６で示され
た範囲の線形利得を与える。ベース。ェミッ夕顔合イン
ピーダンスの経年変化「温度変化「個別差は、トランジ
スタ亀４１および１４２と並列におかれたトランジスタ
１４７の同一のベース。ェミッタ接合によって補償され
る。トランジスタ官４１，奮４２および１４７が一つの
集積回路として共に組み込まれた場合には、これらの結
合は自動的にほぼ適合した特性を有し、補償はほぼ総合
的に完全となる。微少な調整はトランジスター４７の結
合を適当な抵抗で分流することにより行なわれうる。抵
抗１３９および１４Ｑの放電回路にさらにトランジスタ
増幅器を加えて所望の放電時定数および送受信追跡精度
をおとすことはせず、第２図の部分１４８および１４９
はベースが各々トランジスタ１４２および１４１のェミ
ッ外こ接続されたトランジスタ１５０および１５川とよ
って模擬する。

このためにトランジスター４１および１４２は共通のェ
ミッタ方式で駆動し、制御電圧をトランジスター５０お
よび１５１のベースに供給するが、放電回路には何も付
加しない。トランジスタ１５０および１５１ヱミッタは
各々抵抗１５３および１５４を通じて電圧源Ｓ５２によ
りＥ肋ｏされる。これらのェミッタは各々抵抗１５５お
よび１５６を通じて負の電圧源１３７に接続される。ト
ランジスター５０および亀５１のベース・ヱミッタ接合
の場合の温度、経年、個別差による変化は、コンデンサ
ー３５の放電回路と直列に置かれるトランジスタ１５７
のベース・ェミツタ接合により補償される。トランジス
タ軍４２および１５０のベース・ェミッタ接合はコンデ
ンサ１３５間に直列に接続されており、そのために同様
に直列であるトランジスタ翼４７およびｉ５７は共にそ
の接合が補償されなければならない。一方、トフンジス
タ１４１および１４２のベース・エミツタ接合はその補
償には１つの接合のみを必要とし、それゆえそのェミツ
タ回路はトランジスター４７および１５７間の結合に藤
綾されている。トランジスター５７も適当な分流抵抗に
より調整される。タ トランジスタ１４亀，１４２，竃
５０および１５１のコレクタはすべてリ−ド線１１７に
接続され、積分器１８に用いられるステップ電流をゲー
ト１７に与える。

これらの４トランジスタは第２図に示される対数圧伸特
性を与える。ＪＯ 第２図の直線部分の端の値は半導体
デバイスの特性によってではなく「回路中の様々な印加
抵抗の値により決定されることは明らかである。

半導体デバイスが繁縮回路形式で実現される場合には、
各印加抵抗は高精度にすることが可能であ夕り、集積回
路外に接続される集中定数素子により容易に変化できる
。この特長は圧伸器で経年変化、温度変化、要素選択か
ら独立させうる。小信号レベルにおけるモノリステイッ
ク回路結合の直流電流追従性を改善されるだけでなく、
送０受信間の回路の交流電流追従性をも改善される。圧
伸器の通常の利点は保持される。すなわち「大信号レベ
ルにおける応答速度が、小信号レベルにおける微小制御
を得るために蟻性にされることはない。同時に回路は集
積回路技術を用いること夕により低価格で製造されうる
。製造の適度な再現性も回路中の自動補償により可能で
ある。結局、コンデンサー３５の継続的放電は伝送誤り
を許容し「時間の進行につれておよび入力制御信号が不
在の場合には変調器により小さなステッ０プを用いさせ
ることにより効率をよくする。

前記の圧伸曲線特性は印加抵抗および折点の数を選ぶこ
とにより制御が可能である。第５図には〜第４図の回路
によって発生したパルス信号の復調に通したたデルタ復
調回路の詳細夕な回路図が示されている。

リード線５０のパルス信号もしくはデータはフリツプフ
ロツブ５１に蓄えられ、予め選択された電流パルスを積
分器５９に与えるゲート回路５３の制御に用いられる。
ゲート回路５３は第４図のゲート回路】７と同様で０あ
り、入力用トランジスタ１６０および１６１を含む。フ
リップフロツプ５１の出力はトランジスタ１６０および
１６１のベースに加えられ、どちらのトランジスタが駆
動されるかを決定する。これらのトランジスタのコレク
タは各々スイッチングトランジスタ１６２および１６３
のベースに接続される。トランジスター６２および１６
３は交互に動作し、リード線１６４よりの電流パルスを
どちらのトランジスタが駆動しているかによって決まる
極性でコンデンサ１６５に供給する。 タこの機構に
より、音声信号のような情報信号はコンデンサ１６５お
よび抵抗１６６、および１６７を含む積分器において再
生される。これらの信号は低域炉波器６０１こ送られる
。リード線１６８にあらわれる低減炉波器６０よりのア
ナログ出力Ｚは復調器出力を含み、直ちに利用者に送ら
れる。情報信号の再生に用いられる電流パルスを発生す
る回路は第４図に示したものと同一である。すなわち、
フリツプフロツプ５１に蓄えられた信号はフリツプフロ
ツブ５１，１６９，１７０およびＺ二１７１を含むシフ
トレジスタ５２に送られ、その出力はナンドゲート１７
２もしくは１７３に接続される。ナソドゲート１７２お
よび１７３は全て１もしくは全て０の状態を検出し、ナ
ンドゲート１７５に加えるためにナンドゲート１７４に
結合２される。ゲート１７６は同時にリード線１７６の
クロツクパルス（ＣＰ）およびリード線１７７の圧伸禁
止信号（ＣＩＰ）により制御される。ナンドゲート１７
５の出力は抵抗１７８を通じてトランジスタ１７９を含
むゲート５４に供給さ２れる。抵抗１８０を通じて印加
されたトランジスタ１７９は充電抵抗１８１を通してコ
ンデンサ１８２に電流を供給する。コンデンサ１８２は
トランジスタ１７９がオフ状態を持続している場合には
抵抗１９９を通して充電される。 ３コンデ
ンサ１８２は抵抗１８１を通して音節立上り時間で充電
され、抵抗１８３および１８４を通じて音節立下り時間
で放電される。コンデンサ１８２の制御電圧は抵抗１８
３および１８４を含む、電圧分圧器によりトランジスタ
１８５および３１８６のベースに加えられる。共通ェミ
ッタ方式で駆動するトランジスタ１８５および１８６は
各々トランジスタ１８７および１８８を制御する。トラ
ンジスタ１８５および１８６は各々抵抗１８９および１
９０を通して印加される。トランジスター８５および１
８６のベース・ェミツ夕接合の低レベルの温度および隆
年特‘性はそれらの接合と並列に接続されたトランジス
タ１９１のベース・ェミツタ接合により補償される。ト
ランジスタ１８７および１８８は各々抵抗１９３および
１９４を通して電圧源１９２により印加され、各々抵抗
１９６および１９７を通して負の電圧源１９５に接続さ
れる。

トランジスタ１８７および１８８は並列に接続されたト
ランジスタ１９８のベース・ェミツタ接合により補償さ
れる。トランジスタ１８５，１８６，１８７および１８
８はすべてリード線１６４に接続されゲート５８にステ
ップ電圧を与える。第５図の復調回路は第４図の変調器
と同一の信号再生回路を含むので、伝送誤りがない場合
には、実質的に同一の信号を再生する。

変調器の動作は、再生および入力信号の差を減じるパル
ス信号を発生することであるため、第５図のデルタ変調
器よりの再生信号は、変調器へのアナログ入力信号を精
密に追跡する。本発明を要約すると以下の通りである。

１ 入力信号源、帰還信号源、比較器、該入力信号が該
帰還信号を越えた場合に出力パルスを発０ 生するパル
ス発生器、および該出力パルスを用いて該帰還信号を発
生する帰還回路を含むデルタ変調器において音節の立上
り時間に比例する充電時定数および音節の立下り時間に
比例する放電時定数を有するシラブル積分器を含む概帰
タ 還路を特徴とする。

２ 前記第１項に記載のデルタ変調器において、各々そ
の線形増幅範囲で駆動し、共通の電流出力線に接続され
る複数個のトランジスタ、および異なる電圧閥値におい
て駆動を開始する振め０ の各該トランジスタの印加用
に抵抗印加方式を含む非線形電流発生器を含む該帰還路
をさらに特徴とする。

３ 前記第２項に記載のデルタ変調器において、該シラ
ブル積分器の電圧が該非線形電流発生器夕 を制御する
。

４ 前記第２項に記載のデルタ変調器において、該トラ
ンジスタのベース・ェミッタ接合路と並列に同様の半導
体接合が接続されることをさらに特徴とする。

０５ 前記第４項に記載のデルタ変調器において、少な
くとも該トランジスタの１つは該トランジスタの他方の
ェミッタ信号により駆動され、該トランジスタおよび他
の該トランジスタのベース・ェミツタ接合路と並列に２
つの同様の半導体接合が接続されることをさらに特徴と
する。

６ ディジタル制御される帰還路および該帰還路に異な
る充電および放電時定数を有するシラブル積分器を含む
デルタ符号器である。

７ 前記第６項に記載のデルタ符号器において、該放電
時定数が音節立上り時間に比例し、該帰還路のディジタ
ル制御とは独立である。

８ 非線形圧伸帰還路、全ての非線形帰還電流に対する
各々線形な複数個の半導体増幅器「および該半導体増幅
器の各々に対する異なる応答限界を決定する抵抗印加方
式を含むデルタ符号器である。

９ 前記第８項に記載のデルタ符号器において、該半導
体増幅器が増幅制御信号路において同様の半導体接合に
より温度補償される。

１０ 前記第９項のデルタ符号器において、該半導体増
幅器および同様の該半導体接合が同一の集積回路チップ
片に製造される。

１１ 前記第１０頁のデルタ符号器において、該抵抗印
加方法が該集積回路チップ片の外部に抵抗を含む。

１２‘１｝ 該入力信号を帰還信号と比較する（２ｌ
談入力信号が該帰還信号を越えた場合に出力パルスを発
生する。

‘３｝ 該出力パルスより該帰還信号を発生するおよび
‘４〕談出力パルスとは独立にシラブル率で該帰還信号
を消滅するという段階を含むアナログ入力信号のデルタ
符号化方法である。

３１３ さらに前記第１２
頃に記載のデルタ符号化方法において、｛５’複数個の
線形半導体増幅器によって非線形電流パルスを該帰還信
号として発生するおよび ‘６１ 該半導体増幅器の動作を周囲状態の変化に応答
する特性を有する補助の半導体接合によって安定化する
という方法を含む。

【図面の簡単な説明】

第１図は本発明の原理に従う圧伸デルタ符号器の総合ブ
ロック図である。 第２図は第１図の符号化回路の電流対電圧圧伸特性の図
表現である。第３図は第１図の符号器において発生する
圧伸デルタ変調信号の復号器のブロック図である。第４
図は第１図のデルタ符号器の詳細な回路図である。第５
図は第３図の復号回路の詳細な回路図である。〔主要部
分の符号の説明〕 ‘ンＧ．／ ‘′Ｃ．２ ‘′Ｇ．３ 上ノＣ．〆 Ｆ′Ｇ．ぶ

Claims (1)

1. 【特許請求の範囲】 １ 音節入力信号を帰還信号と比較するために用いられ
   る加算回路（たとえば１０）と；該加算回路と組み合わ
   されて該入力信号が該帰還信号を越える時出力パルス信
   号を発生するパルス発生器（たとえば１４）と；直列に
   接続された複数の該出力パルス信号を記憶するためのシ
   フトレジスタ（たとえば２７）と、該シフトレジスタ内
   のあらかじめ選択された期間の該出力パルス信号を検出
   して帰還信号を得るためのレベル検出器（たとえば２６
   ）と、該帰還信号を通過させるゲート回路（たとえば１
   ７）と、該加算回路の帰還信号入力に接続された積分器
   （たとえば１８）とを含む帰還回路と；を含むデルタ変
   調器において、 該帰還回路はさらに、 音節立上り時間に比例する充電時定数及び音節立下り時
   間に比例する放電時定数とを有するシラブル積分器（た
   とえば２３）と；該シラブル積分器と共に該レベル検出
   器（たとえば２６）と該ゲート回路（たとえば１７）と
   の間に接続され、該シラブル積分器によって制御される
   非線形電流発生器（たとえば２１）とを含むことを特徴
   とするデルタ変調器。 ２ 特許請求の範囲第１項記載のデルタ変調器において
   、該非線形電流発生器（たとえば２１）は、各々その線
   型増幅範囲で駆動し、共通の電流出力線に接続されるよ
   うに用いられる複数個のトランジスタ（たとえば１４１
   ，１４２，１５０，１５１）と；異なる電圧閾値におい
   て駆動を開始するために該トランジスタの各々とバイア
   スするための抵抗バイアス手段（たとえば１４３，１４
   ４，１３８，１５３，１５４）とを含むことを特徴とす
   るデルタ変調器。