JPS6013342B2 - 伝送方式 - Google Patents

Description

【発明の詳細な説明】 本発明は差分パルス符号変調（ｄｉｆｆｅｒｅｎｔｉａ
ｌｐｕｌｓｅｃｏｄｅｍｏｄｕｌａｔｉｏｎ：以下ＤＰ
ＣＭと称する）の形式でアナログ情報を伝送するための
、送信機および受信機を有する伝送方式に関する。

このような伝送方式は一般にはＤＰＣＭ伝送方式と呼ば
れている。かかる伝送方式は伝送路に導入された伝送誤
りが受信機の出力信号に影響を及ぼすという性質を有し
ている。

このことはかかる伝送誤りに応答して受信機が所望のア
ナログ情報信号を最早再生しないで歪を有する変形信号
を再生するということを意味する。所望アナログ情報信
号のこの歪は、伝送誤りが唯一回だけ発生した場合でも
、著しく長い間持続してしまう。本発明の目的は伝送誤
りが発生したことに起因して受信機が所望のアナログ情
報信号の歪を有する変形信号を生ずる時間期間を著しく
短縮せんとするにある。

本発明による伝送方式においては、送信機は｛ａ｝ 出
力端子を有する第１入力回路、｛ｂ）入力端子を有する
第１出力回路、 Ｗ 第１入力端子と、第２入力端子と、出力端子とを有
し該第１入力端子が前記第１入力回路の出力端子に接続
されている第１減算回路、｛ｄ｝ 入力端子と、出力端
子とを有し該出力端子が前記第１減算回路の第２入力端
子に結合されている、予測信号を発生するための予測回
路、（ｅー 前記第１減算回路の出力端子を前記予測回
路の入力端子に結合するための第１回路配置、‘ｆ｝
第１入力端子と、第２入力端子と、出力端子とを有し、
該出力端子が前記第１出力回路の入力端子に結合されて
いる加算回路、咳）前記第１減算回路の出力端子を前記
加算回路の第１入力端子に結合するための第２回路配置
及び仇）前記第１減算回路の一方の入力端子を前記加算
回路の第２入力端子に結合するための第１補助回路配置
とを具え、 受信機は・ ｛ａ｝ 出力端子を有する第２入力回路、‘ｂ’入力端
子を有する第２出力回路、 ｛ｃ’第１入力端子と、第２入力端子と、出力端子とを
有し、該第１入力端子が前記第２入力回路の出力端子に
接続されている第２減算回路、‘ｄ｝ 入力端子と、出
力端子とを有し、該入力端子が前記第２減算回路の出力
端子に接続されかつ該出力端子を前記第２出力回路の入
力端子に接続されていて前記予測回路から生じた予測信
号を再生するための再生回路及び‘ｅ）談再生回路の出
力端子を前記第２減算回路の第２入力端子に結合するた
めの第２補助回路配置とを具えることを特徴とする。

第１図は、情報信号に応答してＤＰＣＭ信号を生ずるた
めの既知の送信機の典型例を示す。

この情報信号は、テレビジョンカメラ１、映像増幅器２
、サンプリング装置３およびアナログ対ディジタル変換
器（以下Ａ／Ｄ変換器と称する）４から構成される受信
機入力回路から生ずる。テレビジョンカメラから発生す
るテレビジョン信号は、増幅器２で増幅される、たとえ
ば即日ｚの帯城幅と、サンプリング装置３でたとえば１
０ＭＨｚの割合でサンプリングする帯域幅をもっている
。Ａ／Ｄ変換器４では、このようにして得た信号サンプ
ルを、ビット並列の形態のコードワード‘こ変換する。
これらのコードワードで構成するディジタル情報信号を
、ディジタル回路を具えたＤＰＣＭ変調器５に接続する
。このＤＰＣＭ変調器５は減算回路６と予測回路７とを
具え、予測回路はこの場合ディジタル積分器８のみを含
んでいる。

このディジタル積分器８は加算回路９と、その出力端子
が接続されている遅延装置１０とを具えており、この遅
延装置の出力端子を帰還回路１２を経て加算回路９の第
１入力端子に接続させてある。この遅延装置１０の遅延
時間ＴはＴ＝１／ｆｓである。この減算回路６の出力端
子を本実施例では、非道線量子化回路によって構成する
回路網１１を経て加算回路９の第２入力端子に接続する
。遅延装置１０の出力端子を減算装置６の第２入力端子
に接続してある。この既知の送信機の場合にはディジタ
ル信号の処理を扱っている。一般には、ディジタル信号
Ａをｎ番目のコード・ワードがａ（ｎ）で表わされるコ
ード・ワードのシーケンスによって構成する。これを式
で書き表わすと、Ａ＝ａ（ｎ）但し−のくｎ＜のと書き
表わせるが、“コード・ワードａ（ｎ）”と称するのが
都合がよい。そこで、Ａ／Ｄ変換器４はコード・ワード
ｘ（ｎ）を生じおよび遅延装置１０は予測コード・ヮ−
ド史（ｎ）を生ずると云うことができる。

従って、減算回路６は差コード・ワードｅ（ｎ）すなわ
ちｅ（ｎ）＝ｘ（ｎ）−金（ｎ）で与えられるような誤
差コード・ワード（以下誤差信号とも・いう）を発生す
る。これらのコード・ワードｅ（ｎ）を非直線量子化回
路１１に供給し、このコード・ワード‘こ応答してこの
量子化回路からコード・ワードｅｑ（ｎ）を生ずる。他
方、量子化回路１１から導出されたこれらコード・ワー
ドｅｑ（ｎ）を符号器１３に供給し、この符号器はこれ
リコード・ヮード‘こ応答して出力コード・ワードｄ（
ｎ）を生ずる。これらの出力コード・ワードｄ（ｎ）を
出力端子１６を有し、並直列コンバータ１４と出力増幅
器１５とを有する送信機出力回路に供給する。他方、こ
れらコード・ワードｅｑ（ｎ）を予測コード．ワード会
（ｎ＋・）が和のコード．ワード会（ｎ）＋ｅｑ（ｎ）
に等しくなるように、加算回路９に供給する。ＤＰＣＭ
変調器５においては、遅延装置１０の出力端子における
予測コード．ワード会（ｎ）はＡ／Ｄ変換器４の出力端
子に生ずるディジタル信号に追従する。

例えば、コード・ワードｘ（ｎ）が予測コード．ワード
会（ｎ）よりも大きい場合には、誤差コード・ワードｅ
（ｎ）は正であるので、予測コード・ワード会（ｎ＋・
）は会（ｎ）よりも大きく、これとは逆に、コード・ワ
ードｘ（ｎ）が予測コード．ワード会（ｎ）よりも小さ
い場合にはｅ（ｎ）は負であるので、予測コード．ワー
ド３（ｎ＋１）は会（ｎ）よりも小さい。以下の説明の
便宜のために、コード・ワードｘ（ｎ）、金（ｎ）、ｅ
（ｎ）およびｅｑ（ｎ）の各々は８ビットから成るもの
とする。非直線量子化回路１１の動作については従来か
ら知られているが、説明の便宜上第５ａ図および表１を
参照しながらその動作につき説明する。

先ず最初にコード・ワードｘ（ｎ）および予測コード．
ワード会（ｎ）が常に正であるとする。誤差コード・ワ
ードｅ（ｎ）およびｅｑ（ｎ）は正または負となること
ができる。これらコード・ワードｅ（ｎ）およびｅｑ（
ｎ）の大きさｌｅ（ｎ）ｌおよびｌｅｑ（ｎ）ｌをそれ
ぞれ８ビットで表わすことができるとすると、０ミｌｅ
（ｎ）ｌミぞ−１＝２５５および０ミｌｅｑ（ｎ）ｌミ
２５５である。第５ａ図はコード・ワードｅ（ｎ）およ
びｅｑ（ｎ）との関係を表わしており、表１はｌｅ（ｎ
）ｌとｌｅｑ（ｎ）ｌとの関係を表わしている。特に、
ｌｅ（ｎ）ｌ＝０のときにはｌｅｑ（ｎ）ｌ二００００
００００とし、さらに、１ＳＩ ｅ（ｎ）ｌ＜５の場合
にはｌ ｅｑ（ｎ）ｌ＝００００００１０とし、５ミｌ
ｅ（ｎ）ｌミ１２の場合にはｌｅｑ（ｎ）ｌ：００００
０１１１としており、順次これら以後のコード・ワード
五こついてもこのような関係となしてある。量子化回路
１１で生じたコード・ワードｅｑ（ｎ）を符号器１３に
供給する。この符号器はこのコード・ワードに応答して
コード・ワードｄ（ｎ）を生ずる。これらコード・ワー
ドｅｑ（ｎ）とｄ（ｎ）との関係を第５ｂ図に示してあ
り、これらの大きさｌｅｑ（ｎ）ｌ．とｌｄ（ｎ）ｌと
の関係を表１に示してある。この表１から明らかなよう
に大きさｌｅｑ（ｎ）ｌをコード・ワード００００００
００によって表わす場合には、大きさｌｄ（ｎ）ｌをコ
ード・ワード００００によって表わし、大きさｌｅｑ（
ｎ）ｌをコード・ワード００００００１０で表わす場合
には、大きさ上ｄ（ｎ）ｌをコード・ワード０００１に
よって表わし、さらにｌｅｑ（ｎ）ｌをコード・ワード
０００００１１１によって表わす場合には、ｌｄ（ｎ）
ｌをコード・ワード００１０によって表わしている。順
次これら以後の各コード・ワードにつきこれらの関係で
表わすことができる。これらの量子化回路１１および符
号器１３を謙取専用メモリ（以下ＲＯＭと称する）とし
て構成するこができる。表１第２図は第１図に示した送
信機と関連した既知の受信機の典型例を示すブロック線
図であり、この受信機においても同様にコード・ワード
はビット並列形態で存在しているとする。

受信されたコード・ワードをｄ′（ｎ）で表わすとする
。これら受信されたコード・ワードをパルス再生器１７
を含む受信側入力回路および直並列変換器１８に供給す
る。陳情報信号を再構成（ｒｅｃｏｎｓｔｍｃｔｉｏｎ
）するために、コード変換器１９を直並列変換器１８に
接続し、このコード変換器１９によって４ビット１コー
ド．ワードが（ｎ）を８ビット・コード・ワードｅ′ｑ
（ｎ）に非直線的に変換する。

コード変換器１９の出力端子を再生回路２０の入力端子
に接続してそこでコード・ワードｅ′ｑ（ｎ）を蓄積す
る。この復号化回路は加算回路２１、遅延時間Ｔ＝１／
ｆＳの遅延装置２２および帰還装置２３を具えている。
遅延装置２２の出力信号金′（ｎ）をディジタル対アナ
ログ変換器（以下Ｄ／Ａ変換器と称する）２４に供給し
、その出力信号を、映像増幅器２５、低域フィル夕２６
およびテレビジョン表示管２７を有する受信側出力回路
に供給する。実例として、受信されたコード・ワード ｄ′（ｎ）と受信機のコード変換器１９によって生ぜし
められたコード・ワードｅ′ｑ（ｎ）との関係を第５ｃ
図に示す。

このコード変換器１９は符号器１３の動作とは逆に動作
する。ということは表１の第４欄に示すようなコード・
ワードｌｄ′（ｎ）ｌがコード変換器１９に供給される
ときには、このコード変換器は表１の第３機に示すよう
なコード・ワードｌｅ′ｑ（ｎ）ｌを生ずることを意味
している。

次に表０を参照して上述したＤＰＣＭ方式の動作につき
説明する。

この表０の第１欄には、ｎの１６個の値を示してあり、
第２欄には受信されたコード・ワードが（ｎ）を示して
ある。これらコード・ワードの各々のビットのうち下線
を施して示したビットは樋性を表わすビットで「例えば
、“１”ビットは正の極性を表わし、“０”ビットは負
の極性を表わす。そして残りの４つのビットはコード・
ワードの大きさｌが（ｎ）ｌを表わしている。これらコ
ード・ワードｄ′くｎ）に応答して、コード変換器１９
からはコード・ワードｅ′ｑ（ｎ）を生じ、これらコー
ド・ワードｅ′ｑ（ｎ）が意味している１０進値を表０
の第３欄に示してある。この表０の第４欄は遅延装置２
２の出力端子における全・′（ｎ）の値をｌｏ進法で示
してある。これら全′（ｎ）の値を第６ａ図に曲線ａと
してプロツトして示す。ここでｘ′（Ｎ）＝４６とする
。表０第６ｂ図に示す曲線ｂは遅延装置２２の出力端子
に生ずる４５のサンプリング瞬時に等しい一定信号を示
し、この場合にはこの遅延装置２２の出力信号は変化し
ないので、受信されたコード・ワ−ドｄ′（ｎ）は１０
０００に等しくなければならない。

実際には、これまで説明したＤＰＣＭ方式では送信端で
信号圧縮を行ないおよび受信端で信号伸張を行なってお
り、この方式は、特に低い信号周波数に対しては量子化
雑音が低いために、優れた再生品質を維持しつつコード
・ワードのサイズを縮小することができるという利点が
あるが、この伝送系は前述した再生回路２０のために伝
送誤りに対し特に敏感であり影響を受ける。例えば、第
６ａ図に示す信号ａを伝送する間、コード・ワードｄ′
（Ｎ十８）が所望のコード・ワード１０００１に等しく
はなく１１００１に等しい場合には、この誤りを除去す
ることができず、従って遅延装置２２の出力信号は最早
曲線ａに従えず第６ａ図に示す曲線ｃに従うことになる
であろう。第６ｂ図に示すように、伝送誤りのために所
望のコード・ワード１００００の代わりにコード・ワー
ド１１０００を受信すると、遅延装置２２の出力は最早
曲線ｂには従わず曲線ｄに従う。第３図は本発明に使用
する送信機を示し、この送信機の大部分は第１図に示し
た送信機と構成が同じであるが、本発明の場合には加算
回路２８を具えている。

図示の実施例ではこの加算回路の一方の入力端子を符号
器１３の出力端子に接続するとともに他方の入力端子に
は伝送誤差信号の符号化した変形信号を供給する。この
伝送誤差信号は、予測回路８の出力端に接続した入力部
を有する第２の非直線回路３０で発生する。この伝送誤
差信号の符号化した変形信号は、前記第２の非直線回路
３０‘こ直列に接続した符号器３１で発生する。この加
算回路２８は和のコード・ワードＰ（ｎ）を生じてこれ
を伝送路１６を経て第４図に示す受信機に伝送する。第
３図に示す送信機においては、第２の非直線回路３川ま
、量子化回路１１と同じ量子化特性（第５ａ図に示す）
を有した非直線量子化回路３０を以つて構成し、また、
符号器３１は、符号器１３と同じように動作する。従っ
て、符号器３１からは減算回路６に供給される予測回路
会（ｎ）を非直線童子化しかっ符号化して得られた変形
信号を生じ、この量子化されかつ符号化された変形信号
をＳ（ｎ）で示しかつ、これを５ビットコード・ワード
で表わす。これらビットのうちの１つのビットは極性を
表わし他の４つのビットはその大きさを表わす。表ｍは
誤差コード・ワードｅｑ（ｎ）が表Ｄの第３欄に示した
誤差コード・ワードｅ′ｑ（ｎ）の値に等しくかつ子側
コード．ワード金（ｎ）が公（ｎ）＝Ｑ′（ｎ）であっ
てコード・ワードｘ′（ｎ）が第６ａ図の曲線ａに示す
ように変化する場合につき示したものであり、この表ｍ
の第６欄に加算回路２８から生じる和のコード・ワード
Ｐ（ｎ）を示してある。

この表ｍの第１欄は１６個のｎの値を示す。

さらに、ｎ＝Ｎの場合には予測コード・ワード会（Ｎ）
：４５であるとする。第３欄に示す誤差コード・ワード
ｅｑ（ｎ）に対する値は表ローの第３欄に示す誤差コー
ド・ワードｅ′ｑ（ｎ）の値に等しい。この表皿こおけ
るｅｑ（ｎ）とｄ（ｎ）との関係は表１に示した関係と
等しく、公（ｎ）とＳ（ｎ）との間の関係は表１のｅ（
ｎ）とｄ（ｎ）との関係に等しい。この後者の関係は表
１に与えられている。表１においてーｅ（ｎ）ーを！父
（ｎ）ｌで置き換え、ｌｄ（ｎ）ｌをＳ（ｎ）で置き換
えることによって全くｎ）とｓ（ｎ）との関係を得る。
表ｍ 予測信号父（ｎ）＝４５であって、誤差信号ｅｑ（ｎ）
がｎの全ての値に対して零であるときには、変形信号Ｓ
（ｎ）は１０１００となりかつコ−ド・ワードｄ（ｎ）
は１００００となり、従って和のコード・ワードＰ（ｎ
）はｎの全ての値に対して１０１００に等しい。

表ｍの第６欄に示した和のコード・ワードＰ（ｎ）から
も明らかなように極性を表わすビットすなわち極性パル
スは常に“１”のパルスであるので、このパルスは伝送
するに及ばない。

ということは表ｍの第７欄に示したコード・ワードＰｑ
（ｎ）の和のコード・ワードＰ（ｎ）の代わりに伝送す
ることができることを意味している。第４図は本発明に
使用する受信機を示し、この受信機は再生回路２０の出
力端子に接続した第２減算回路３２を含んでいて、この
減算回路３２の一方の入力端子には受信されたコード・
ワードＰ′（ｎ）を供給するとともに他方の端子には再
生回路２０から導出され、局部的に発生させられた第２
伝送誤差補正信号Ｓ′（ｎ）を供給する。この減算回路
３２はｄ′（ｎ）＝Ｐ′（ｎ）−Ｓ′（ｎ）であるよう
なコード・ワードｄ′（ｎ）を生じてこのコード・ワー
ドをコード変換器１９に供給してそこで５ビット・コー
ド・ワードｄ′くｎ）から８ビット・コ−ド・ワードｅ
′ｑ（ｎ）へと変換して再生回路２０へ供給する。前述
した信号Ｓ′（ｎ）は補正回路３３によって発生させる
が、この回路３３は再生回路２０の出力端子に接続され
かつ第３の非直線回路３４および符号器３５の総統回路
を具えている。本実施例では、この第３の非直線回路３
４もまた非直線量子化回路で構成している。この非直線
量子化回路３４と符号器３５を、送信機に使用している
量子化回路３０および符号器３１と全く同様に構成した
ものである。伝送誤りが無い場合には、再生回路２０は
積分器８によって生じたディジタル出力信号と同じ出力
信号を生じるので、信号Ｓ′（ｎ）は信号Ｓ（ｎ）と等
しく従ってｄ′（ｎ）＝ｄ（ｎ）およびｅ′ｑ（ｎ）＝
ｅｑ（ｎ）となる。

再生回路２０の出力信号をＤ／Ａ変換器２４でＤ／Ａ変
換させた後に、テレビジョン信号を増幅器２５および低
域フィル夕２６を経て表示管２７へ供給する。

この回路構成は減算回路３２の出力端子における信号が
（ｎ）に残っている伝送誤差補正信号の受信変形信号を
零に等しくするように作動する。

例えば伝送誤りがあるために、ある特定のコ−ド。ワー
ドｄ′（ｎ）に零でない補助信号が残っているときには
、符号器３５の出力信号Ｓ′（ｎ）は対応してずれ、す
なわち偏移（ｄｅｖｉａｔｉｏｎ）を生じ、このずれは
次のコード・ワードｄ′（ｎ＋１）においては負極性で
存在し従って再生回路２０の出力信号公′（ｎ）を補正
する。第６ｂ図の一定信号ｂについての説明からも明ら
かなように、定量的には積分器の出力信号の特定の処理
プロセスを表１に従って完全に行なうことができ、伝送
誤りが存在しない場合には、再生回路の出力端子には一
定の信号父′（ｎ）＝４５を生ずる。

今、受信機には一定のコード・ヮ−ドＰ′（ｎ）＝１０
１００が供給され、符号器３５は一定の第２伝送誤差補
正信号Ｓ′（ｎ）＝１０１００を生ずるとすると、よっ
て減算回路３２から生ずるコード・ワードｄ′くｎ）は
１００００に等しい。伝送誤りが生じたためにＰ′（Ｎ
＋２）が乱されて正しいコード・ワード１０１００では
なくコード・ワード１１１００と等しくなくなったとき
には、Ｓ′（Ｎ十２）は依然として１０１００に等しい
ので、減算回路３２はコード。ワードｄ′（Ｎ＋２）＝
１１０００を供給する。この場合、コード変換器１９の
出力ｅ′ｑ（Ｎ＋２）は表１から明らかなように、十１
４１に等しくなるので、再生回路２０の出力信号父′（
Ｎ＋３）は李Ｌ′（Ｎ十２）十ｅ′ｑ（Ｎ＋２）＝４５
十１４１＝１８６に等しくなる。さらに表１から、この
場合には補助信号Ｓ′（Ｎ＋３）は１１０１０に等しく
なる。受信されたコード・ワードＰ′（Ｎ＋３）が乱さ
れておらず従ってこれが１０１００に等しいときには、
減算回路３２はコード・ワードｄ′（Ｎ＋３）＝Ｐ′（
Ｎ＋３）−Ｓ（Ｎ＋３）＝００１１０を供給する。

この場合にはコード・ワードｅ′ｑ（Ｎ＋３）は表１か
らも明らかなように−８７に等しくなるので、予測コー
ド・ワードすなわち出力信号分′（Ｎ＋４）は１８６−
８７＝十９９に等しくなる。この場合補助信号Ｓ′（Ｎ
＋４）＝１０１１０となる。コード・ワードＰ（Ｎ＋４
）は１０１００に等しいので、コード・ワードが（Ｎ十
４）＝０００１０となり従って誤差信号史′ｑ（Ｎ＋４
）＝−７となり、よって出力信号会′（Ｎ十５）＝十９
２となる。このようにこのプロセスを連続して行なうと
、再生回路２０の出力端子における出力信号父（ｎ）は
第６ｂ図に曲線ｅで示すように変化し、この場合には僅
かな残留したずれが存続しているが、その最大値は一定
信号ｂの２つの限定した伝送誤差補正信号−量子化しベ
ルの差によって与えられる。全く同様にして、第６ａ図
の曲線ａで示す変化しつつある信号Ｐ′（Ｎ十８）にお
ける伝送誤りに対しても再生回路２０の出力信号父′（
ｎ）を計算することが出釆る。

ｉ＝８、′……・・・・・…に対するコード．ワード２
′（Ｎ＋ｉ）の変化を第６ａ図の曲線ｆで示す。この場
合には、伝送誤りを実際に常に正しく補正する。第７図
および第８図は本発明による伝送方式に使用する送信機
および受信機の別の実施例をそれぞれ示しており、第３
図および第４図に示した送信機および受信機とは異なる
構成となっている。

尚、第３図および第４図に示した構成成分に対応する構
成成分には同一の番号を附して示す。第３図に示す送信
機に対し、第７図に示す送信機は部分的にアナログ技術
が用いられており、従ってこの送信機はアナログ第１減
算回路３６を具えていてこれにサンプリング装置３から
導出した蓮続振中情報信号と、Ｄ／Ａ変換器３７から生
じた予測信号父（ｔ）とを供給する。このＤ／Ａ変換器
３７の入力端子を予測回路７の出力端子に接続する。減
算回路３６によって生じたアナログ誤差信号ｅ（ｔ）を
、非直線量子化回路１１および符号器１３において、第
３図に示した送信機において行なった処理と対応する方
法でさらに処理してコード・ワードｄ（ｎ）へ変換する
。この送信機においてコード・ワードｄ（ｎ）を復号器
３８に供給し、この出力端子を予測回路７の入力端子に
接続する。

この場合、この予測回路７は加算回路９と、ーサンプル
遅延時間Ｔを有する遅延装置１０とを具えるのみならず
、これとは異なる遅延時間例えばーラィン程度の大きさ
の遅延時間を有した蓄積装置７７と、第２加算回路７８
とを具えている。これら遅延装置１０および７７の出力
端子を加算回路７８の入力端子にそれぞれ接続し、この
加算回路でこれらの遅延装置からの出力コード・ワード
を加算して予測コード・ワードすなわち予測信号３（ｎ
）を形成する。第８図は第７図に示した送信機と関連し
た受信機を示すブロック線図である。この受信機は第４
図に示す受信機とは異なり、その再生回路２０がーラィ
ンの遅延時間を有する第２遅延装置７９と、第２加算回
路８０とを具えており、この加算回路の入力端子を遅延
装置２２および７９の出力端子にそれぞれ接続させて予
測信号令・′（ｎ）を生じさせるように構成している。
第７図に示した送信機の第２非直線回路３９は、ディス
カーディング装置（ｄｉｓｃａｒｄｉｎｇｄｅｖｉｃｅ
）によって形成してこれに供給されるコード・ワードの
最下位ビットのいくつかを単に廃棄するようになす。

例えば予測信号を（ｎ）が８ビット・コード・ワードで
あるときは、このエンコーダ回路３９は父（ｎ）の４個
または５個の最下位ビットを廃棄してコード・ワードＳ
（ｎ）を生じるように作動する。さらに、第８図に示す
受信機の非直線回路４０は第４図に示すような非直線量
子化回路の代わりにディスカーディング装置４０で構成
しており、このデイスカーデイング装置は第７図の送信
機のディスカーディング装置と同様に作動する。

第９図は本発明に使用する送信機の別の実施例を示すブ
ロック線図である。この実施例においては、非直線回路
４０の入力端子を予測回路７の出力端子に接続しないで
Ａ／Ｄ変換器４の出力端子に接続させている。第３図か
ら明らかなように、特殊な情報信号サンプルｘ（ｎ）を
減算器６に供給する瞬間とこの情報信号サンプルが予測
回路ヌ（ｎ）にかわる瞬間との間の１サンプル時間遅れ
を、遅延装置１０が導入する。

第９図に示した実施例中のこの時間遅れを維持するため
に、前記信号サンプルを１サンプル遅延装置８１を通し
て非直線回路３０に供給する。第１０図は本発明に使用
する送信機の他の実施例を示す線図である。

この実施例においては、非直線回路３０からその出力信
号Ｓ（ｎ）を加算回路２８へ供給するのみならず、減算
回路８２へも供給する。この減算回路はその出力端子を
復号器８３の入力端子に接続させてこの復号器からコー
ド・ワードｅｑ（ｎ）を生じさせてこれを予測回路７へ
供給する。この復号器８３は符号器３１の符号特性の逆
の復号特性を有する。この減算回路８２の他方の入力端
子を加算回路２８の出力端子に結合する。この場合には
、加算回路２８の出力端子と減算回路８２の入力端子と
の間にリミッタ回路８４を導入することが有益である。
これまで説明した実施例においては、場合によってはこ
れら回路をディジタル的に構成し得るが、第１１図に示
す送信機においては、これら回路をアナログ信号を処理
するように構成している。

第１２図は第’１図の送信機と協働するようになした受
信機を示している。第１１図に示す送信機は第１０図に
示した送信機をアナログ式になしたものに対応しており
、減算回路４２を具え「これに映像増幅器２から導出し
た情報信号ｘ（ｔ）と、予測回路４７，４９によって生
ぜしめられた予測信号父（ｔ）とを供給する。

この場合、この予測回路をコンデンサ４７と演算増幅器
４９とを含む積分器によって形成する。この減算回路は
誤差信号ｅ（ｔ）＝ｘ（ｔ）一念（ｔ）を生じ、これを
反転増幅器８５を通して、演算増幅器４８および非直線
回路４６によって形成した非直線回路網に供給し、この
非直線回路網４５の出力信号ｅｑ（ｔ）を加算回路５０
もこ供給する。この加算回路５０の他方の入力端子を非
道線回路５９を経て、予測回路４７，４９の出力端子へ
接続し、この加算回路に補助信号Ｓ（ｔ）を供給するよ
うになす。第１０図に示す送信機の場合のように、予測
回路４７，４９の出力を非直線回路６０を経て減算器５
６の入力端子に供給し、この減算器５６の出力を非直線
回路５７を経て予測回路の入力端子に供給する。さらに
、減算器５６の入力端子を加算回路５０の出力端子に結
合する。特にこの加算回路５０は信号Ｐ（ｔ）を生じこ
れをＡ／○変換器５２でＡ／Ｄ変換させた後に送信機の
出力端子１６に供給するとともにＤ／Ａ変換器５３でＤ
／Ａ変換させた後に減算器５６に供給する。非直線回路
網すなわち回路５９および６０は同じ伝達特性を有して
おり、非直線回路５７の伝達特性は非直線回路網４５の
伝達特性の逆の特性である。

第１２図は第１１図に示す送信機によって送信されるデ
ィジタル信号を受信するために好適な送信機を示し、第
１１図に示した構成成分と対応する構成成分には第１１
図に示した番号にダッシュを附して示す。

第１２図に示す送信機においては、受信されたコード・
ワードを、パルス再生器１７および直並列変換器１８を
経て、Ｄ／Ａ変換器５３′に供給し、これよりアナログ
出力信号Ｐ′（ｔ）を減算器５６′に供給してその出力
信号を非直線回路５７′を経て復号化回路４７′，４９
′に供給する。

この復号化回路は同様にコンデンサ４７′および演算増
幅器４９′を含む積分器を以って構成する。この復号化
回路４７′，４９′の出力端子を、非直線回路６０′を
経て、減算回路５６′の入力端子に接続するとともに、
増幅器２５および低域フィル夕２６を経て、表示管２７
の入力端子にも接続する。回路網５９，６０および６０
′を非直線回路網としたが、その代り‘こそれらの伝達
特性を１とすることができる点に留意すべきである。

このようにすると、この送信機を第１３図に示す送信機
のように簡単化することができ、受信機を第１４図に示
す送信機のように簡単化することができる。尚、第１３
図において第１１図に示す構成成分に対応する構成成分
は同一番号を附して示し、さらに第１４図において第１
３図に示す構成成分に対応する構成成分についても同一
番号を附して示す。第１３図に示す送信機においては、
減算回路４２は反転増幅器６３を含み、これにアナログ
映像信号を供給し、その出力端子を抵抗６１を経て圧縮
回路４５の入力端子に接続させている。

この減算回路は非直線回路４５の入力端子に対して予測
信号父（ｔ）を供給するための第２抵抗６２を含んでい
る。この圧縮回路４５は演算増幅器４８と非直線回路４
６とを含み、さらに加算回路５０は２つの抵抗６４およ
び６５を含んでいてその出力端子をＡ／Ｄ変換器５２に
接続させる。予測回路をコンデンサ６６および増幅器６
７によって形成し、このコンデンサの電圧を増幅器６７
に供給する。この増幅器６７の出力信号は一方において
は抵抗６２に供給すべき予測信号父（ｔ）を、他方にお
いては抵抗６５に供給すべき補助信号Ｓ（ｔ）を形成す
る。従って、この実施例においては、父（ｔ）＝Ｓ（ｔ
）が成立っ。第１３図に示すように、予測回路６６，６
７の入力端子を非直線回路５７およびＤ／Ａ変換器５３
を経てＡ／○変換器５２の出力端子に接続する。第１４
図に示す受信機はＤ／Ａ変換器５３′を具え、その出力
信号を非直線回路５７′に供給してその出力信号をコン
デンサ６６′に供給する。

このコンデンサ６６′の両端子間電圧を、増幅器２５と
低減フィル夕２６とを経て、表示管２７を供給する。第
１１図ないし第１４図に示す送信機および受信機の実際
の実施例では、好ましくは非直線回路４６，５７，５７
′を第１５図に示すように構成するを可とする。

この非道線回路は直列抵抗６８と、これに接続した２つ
の並列の枝路６９および７０とを具えている。枝路６９
は互いに逆並列に接続した２つのダイオード７１および
７２を具え、枝路７０は直列抵抗７３と、これに接続さ
れかつ互いに逆並列に接続した２つのダイオード７４お
よび７５と、これらダイオードに並列に接続させた抵抗
７６とを具えている。第１５図に示す非直線回路に関す
るデータを示すと次の通りである。

抵抗６８：ＩＫＱ ダイオード７２：ＢＡＸ１３抵抗７
３：２・７ｋＱ抵抗７６：１５ｋＱ ダイオード７１お
よび７５：ショットキー・ダイオードＦＨＩＩＯ 本発明によればＡ／Ｄ変換器とＤ／Ａ変換器とを用いて
信号を並列的に処理する代わりに、Ａ／Ｄ変換器とＤ／
Ａ変換器とを使用して信号を直列的に処理してもよい。

図面の簡単な説明第１図および第２図はＤＰＣＭ方式に
よってテレビジョン伝送を行なうための既知の送信機お
よび既知の受信機をそれぞれ示すブロック線図、第３図
および第４図はＤＰＣＭ方式によってテレビジョン伝送
を行なうように配置されている本発明の伝送方式による
送信機および受信機をそれぞれ示すフロック線図、第５
ａ図ないし第５ｃ図および第６ａ図ないし第６ｂ図はそ
れぞれ本発明による動作を説明するための特性曲線図お
よび時間図、第７図および第８図は第３図および第４図
に示す本発明の伝送方式による送信機および受信機の変
形例をそれぞれ示すブロック線図、第９図および第１０
図は第３図に示す本発明の伝送方式による送信機の変形
例を示すブロック線図、第１１図ないし第１４図は第３
図および第４図に示す本発明による送信機および受信機
の別の実施例をそれぞれ示す線図ｔ第１５図は第１１図
ないし第１４図に示したタイプの送信機および受信機に
使用される構成成分の詳細を示す線図である。

１……テレビジョン・カメラ、２，２５……映像増幅器
、３…・・・サンプリング装置、４，５２…・・・Ａ／
Ｄ変換器、５・…・・ＤＰＣＭ変調器、６，３２，４２
，６６，５６′，８２・・・・・・減算回路、７・・・
・・・予測回路、８・・・・・・ディジタル積分器、９
，２８，５０・・・・・・加算回路、１０，２２，７９
，８１・・・・・・遅延装置、１１，３０，３４・・・
・・・非直線量子化回路、１２，２３・・・・・・帰還
回路、１３，３１，３５…・・・符号器、１４・・・・
・・並直列変換器、１５・・・…出力増幅器、１６……
出力端子（または伝送路）、１７・・・・・・パルス再
生器、１８・・・・・・直並列変換器、１９・…・・コ
ード変換器、２０・・・・・・再生回路、２１，５０，
７８……加算回路、２４，３７，５３，５３′・・・・
・・Ｄ／Ａ変換器、２６…・・．低域フィル夕、２７…
…テレビジョン表示管、２９，３３・・・…補正回路、
３６・・・・・・アナログ減算回路、３８，８３・…・
・復号器、３９・・・・・・ェンコーダ回路、４０…・
・・ディカーディング回路、４５…・・・圧縮回路、４
６，５７，５９，６０，５７′，６０′…・・・非直線
インピーダンス、４７，４７′，６６′…・・・コンデ
ンサ、６１，６２…・・・抵抗、６７・・・・・・増幅
器、７７・・・・・・蓄積装置、８４・・・・・・リミ
ツタ回路、８５，６３・・・・・・反転増幅器。

Ｆｉ９．１Ｆｉ９．２ Ｆｉｇ．３ Ｆｉｇ・ム Ｆ；９．５ａ Ｆｉｇ．５ｂ Ｆｉ９．５ｃ Ｆｉｇ．６ａ Ｆ‘９．６ｂ Ｆ己９．７ Ｆｉ９．８ Ｆｉ９．９ ＦＩｇ．１０ Ｆ；９‐ｎ Ｆｉ９１２ Ｆｉ９．１３ 門９・仏 Ｆ竃９・１５

Claims (1)

1. 【特許請求の範囲】 １ ａ 送信機の出力端で伝送される情報信号を発生す
   るための送信機入力回路。 ｂ 入力に供給される信号に応答してチヤンネル信号を
   その出力端で発生するための送信機出力回路。 ｃ 情報信号を受信するための第１入力端と、予測信号
   を受信するための第２入力端および出力端を有し、情報
   信号から予測信号を減算することにより前記出力端で誤
   差信号を発生する第１減算回路。 ｄ 誤差信号が供給されると、その出力端で、誤差信号
   と非直線関係にある圧縮した誤差信号を発生する第１非
   直線回路網。 ｅ 誤差信号を受信し、該誤差信号に応答してその出力
   端で予測信号を発生するために非直線回路網の出力端に
   結合した入力端を有する予測回路。 ｆ 送信機入力回路の出力端かまたは予測回路の出力端
   に結合した入力部を有し、情報信号または予測信号に応
   答して第１伝送誤差補正信号を発生する第２非直線回路
   網。 ｇ 第１、第２の非直線回路網の出力端にそれぞれ結合
   した第１、第２の入力端を有する加算回路であつて、誤
   差信号を伝送誤差補正信号に加えることによる和信号を
   その出力端に発生する加算回路。 ｈ チヤンネル信号を受信し、前記和信号を受信した変
   形信号をその出力端で発生するための受信機入力回路。 ｉ 情報信号を受信した変形信号を受信するための入力
   部を有する受信機出力回路。ｊ 前記和信号の受信した
   変形信号を受信するための第１入力部、第２の伝送誤差
   補正信号を受信するための第２入力部および出力部を有
   し、和信号の受信した変形信号から第２の伝送誤差補正
   信号を引き算して圧縮誤差信号の受信した変形信号を前
   記出力端から発生する第２減算回路。 ｋ 圧縮誤差信号の受信した変形信号を受信するために
   第２の減算回路の出力端に結合した入力端と、受信機出
   力回路の入力端に結合した出力端を有する再生回路であ
   つて、さらに、その出力端で情報信号の受信した変形信
   号を発生する再生回路。 ｌ 前記第２の非直線回路網と同様の転送特性を有し、
   情報信号の受信した変形信号に応答して第２伝送誤差補
   正信号を発生するために前記再生回路の出力端に結合し
   た入力部を有する第３の非直線回路網。 前記ａ乃至ｇの各回路を有する送信機とｈ乃至ｌの各
   回路を有する受信機を含む伝送装置。