JPS60134452A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS60134452A JPS60134452A JP58241907A JP24190783A JPS60134452A JP S60134452 A JPS60134452 A JP S60134452A JP 58241907 A JP58241907 A JP 58241907A JP 24190783 A JP24190783 A JP 24190783A JP S60134452 A JPS60134452 A JP S60134452A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- semiconductor device
- manufacturing
- bonded
- wiring conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/15—Containers comprising an insulating or insulated base
- H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体装置の製法に係り、特に多数のリード
を有する半導体装置に好適な製法に関するものである。
を有する半導体装置に好適な製法に関するものである。
従来の半導体装置の一例を第1図および第2図に示す。
この半導体装置はベース部Aとキャップ部3からなる。
ベース部Aは絶縁体板1、低融点ガラス2からなる。キ
ャップ部Bは同じく絶縁体板3と低融点ガラス4からな
る。絶縁体板1にメタライズした金とシリコンの共晶合
金により了導体索子5は絶縁体板1に接合される。ベー
ス部Aに設置した外部接続用リード6 (以下、リード
と呼ぶ)と半導体素子5とは金もしくはAj)などのボ
ンディングワイヤー7で接合される。この後、ベース部
Aとキャップ部Bは低融点ガラス2および4により接合
される。
ャップ部Bは同じく絶縁体板3と低融点ガラス4からな
る。絶縁体板1にメタライズした金とシリコンの共晶合
金により了導体索子5は絶縁体板1に接合される。ベー
ス部Aに設置した外部接続用リード6 (以下、リード
と呼ぶ)と半導体素子5とは金もしくはAj)などのボ
ンディングワイヤー7で接合される。この後、ベース部
Aとキャップ部Bは低融点ガラス2および4により接合
される。
このような半導体装置に用いられるリード6の数は半導
体装『の大容量化の傾向からすでに−・半導体装釘当り
100を越え、さらに増加する傾向にある。
体装『の大容量化の傾向からすでに−・半導体装釘当り
100を越え、さらに増加する傾向にある。
リード6の初期形状は第3図に示すようにり一部フレー
l)8と呼ばれ全リードが一体結合した状態にある。リ
ード6の間隔9はリード間の絶縁およびワイヤーボンデ
ィングに必要な寸法などから決まる。このためリード6
の数が増加すると、リードフレー118の内側空間10
は大きくなる。半導体素子5は結合部の数が増加しても
それほど大きくならず、したがってボンディングワイヤ
−7の長さも長くなり、ボンディングワイヤ−7同士の
接触により短絡する危険が大きくなる。
l)8と呼ばれ全リードが一体結合した状態にある。リ
ード6の間隔9はリード間の絶縁およびワイヤーボンデ
ィングに必要な寸法などから決まる。このためリード6
の数が増加すると、リードフレー118の内側空間10
は大きくなる。半導体素子5は結合部の数が増加しても
それほど大きくならず、したがってボンディングワイヤ
−7の長さも長くなり、ボンディングワイヤ−7同士の
接触により短絡する危険が大きくなる。
このような半導体装置の構造的不具合を回避する ゛
構造のものがあるが しかしこのような構造のものにおいては配線導体番とリ
ード番との接合に問題である。すなわち配線導体舎とり
一部呑を接合する場合、l)はんだ付け、2)ロウ付け
、3)レーザー溶接、4)エレクトロンビーム溶接など
あるが1)、2)の方法においては配線導体側接合部形
状をリード側接合部形状より大きくしなければならず、
リード数が多い場合には不適である。また、3)、4)
はともにリードまたは配線導体を溶融する温度まで局部
加熱するために、接合後の冷却時に過大の熱ひずみが発
生し接合部及びその近傍の#I縁板で破壊が生ずるなど
の欠点があった。
構造のものがあるが しかしこのような構造のものにおいては配線導体番とリ
ード番との接合に問題である。すなわち配線導体舎とり
一部呑を接合する場合、l)はんだ付け、2)ロウ付け
、3)レーザー溶接、4)エレクトロンビーム溶接など
あるが1)、2)の方法においては配線導体側接合部形
状をリード側接合部形状より大きくしなければならず、
リード数が多い場合には不適である。また、3)、4)
はともにリードまたは配線導体を溶融する温度まで局部
加熱するために、接合後の冷却時に過大の熱ひずみが発
生し接合部及びその近傍の#I縁板で破壊が生ずるなど
の欠点があった。
本発明の目的は、リード数の多い大容量半導体装置にお
いてリード間隔を狭くすることが可能な製法を提供する
ことにある。
いてリード間隔を狭くすることが可能な製法を提供する
ことにある。
本発明は、大容量の半導体装置において配線導体とリー
ドの接合を小さな接合部でかつ接合時の熱ひずみを少な
くすることができる製法として拡散接合が最適であるこ
とに着目し、拡散接合を用いた新規な半導体装置の製法
にある。
ドの接合を小さな接合部でかつ接合時の熱ひずみを少な
くすることができる製法として拡散接合が最適であるこ
とに着目し、拡散接合を用いた新規な半導体装置の製法
にある。
以下、本発明の実施例を第4図〜第6図により説明する
。第4図は本発明の一実施例を説明するための半導体装
置の断面図である。絶縁体板1の表面に半導体素子5へ
の信号の入出力などに必要な数の配線導体11を形成す
、−・。配線導体11は絶縁体板1と接合しかつフエロ
ニコ、42合金、銅合金などのリード材と直接もしくは
インサート材を介して間接的に接合可能な材質が望まし
い。
。第4図は本発明の一実施例を説明するための半導体装
置の断面図である。絶縁体板1の表面に半導体素子5へ
の信号の入出力などに必要な数の配線導体11を形成す
、−・。配線導体11は絶縁体板1と接合しかつフエロ
ニコ、42合金、銅合金などのリード材と直接もしくは
インサート材を介して間接的に接合可能な材質が望まし
い。
配線導体11の中央イ」近のパターンの端部位置は配線
導体】1に半田ボール1′2.によって半導体素−子5
を接合するために、半導体素子5の接合部の電極の配置
と相対するように形成する。
導体】1に半田ボール1′2.によって半導体素−子5
を接合するために、半導体素子5の接合部の電極の配置
と相対するように形成する。
また、配線導体11の絶縁体板1の外側パターンはリー
ド6の絶縁体板1への接合部形状と一致するように形成
する。かかる準備の後、配線導体11の外側のパターン
と一致させリード6を重ね合わせる。この後、高真空も
しくは不活性ガス中で配線導体11とリード6を拡散接
合により接合する。
ド6の絶縁体板1への接合部形状と一致するように形成
する。かかる準備の後、配線導体11の外側のパターン
と一致させリード6を重ね合わせる。この後、高真空も
しくは不活性ガス中で配線導体11とリード6を拡散接
合により接合する。
つぎに、半導体素子5を配線導体11に半田ボール12
により接合する。最後にキャップ13を半導体素子5を
覆うように低融点ガラス4で絶縁体板1に接合する。
により接合する。最後にキャップ13を半導体素子5を
覆うように低融点ガラス4で絶縁体板1に接合する。
第5図は本発明の一実施例を説明するための他の半導体
装置の断面図である。第4図において半導体素子5を覆
ったキャップ13を大きくし、絶縁体板1の外周に接合
したり一部6の一部もしくは全体を含むように低融点ガ
ラス4で接合する。
装置の断面図である。第4図において半導体素子5を覆
ったキャップ13を大きくし、絶縁体板1の外周に接合
したり一部6の一部もしくは全体を含むように低融点ガ
ラス4で接合する。
これらの半導体装置において、配線導体11とり一部6
との拡散接合はつぎによる。第6図は、拡散接合部すな
わち配線導体11とり一部6との接合部の断面図である
。第6図にJRいて配線導体11の材質とし、て、A
u 、 M o 、 M n 、 W 、 Cu 。
との拡散接合はつぎによる。第6図は、拡散接合部すな
わち配線導体11とり一部6との接合部の断面図である
。第6図にJRいて配線導体11の材質とし、て、A
u 、 M o 、 M n 、 W 、 Cu 。
AQなどの金属があげられる。また、リード6の材質と
し、て、フエロニコ、42合金、Cu合金などがあげら
れる。本実施例では配線導体11をCu、またリード6
をフエロニコとした。
し、て、フエロニコ、42合金、Cu合金などがあげら
れる。本実施例では配線導体11をCu、またリード6
をフエロニコとした。
このような材質の組合せにおいて、熱的影響を少なくす
るため、すなわち接合温度をできるだけ低くするために
は、インサート材14を介して配線導体11とリード6
は拡散接合される。インサート材14は両面にAQ−3
t共晶合金(84゜9〜ii%)を16〜19μmクラ
ッドしたAQ−8tブレージング材である。インサート
材14の両面に形成されたAQ−3i共晶合金層は、拡
散接合の際にA Q −S i共晶温度(580℃)以
上の接合温度で液相となり、低圧力でリード6と配線導
体11との接合面を容易に密着させて拡散を促、進させ
る。前記インサート材としてはAQ−8iブレージング
材に限定されず、AQあるいはAQ金合金配線導体11
あるいはり一部6の接合面に蒸着、溶射してもよい。
るため、すなわち接合温度をできるだけ低くするために
は、インサート材14を介して配線導体11とリード6
は拡散接合される。インサート材14は両面にAQ−3
t共晶合金(84゜9〜ii%)を16〜19μmクラ
ッドしたAQ−8tブレージング材である。インサート
材14の両面に形成されたAQ−3i共晶合金層は、拡
散接合の際にA Q −S i共晶温度(580℃)以
上の接合温度で液相となり、低圧力でリード6と配線導
体11との接合面を容易に密着させて拡散を促、進させ
る。前記インサート材としてはAQ−8iブレージング
材に限定されず、AQあるいはAQ金合金配線導体11
あるいはり一部6の接合面に蒸着、溶射してもよい。
第1図で説明したように、配線導体11とり−ド6を重
ね合わせたものを真空チャンバー内に設置し、°そのチ
ャンバー内を1 Q −’Torr台の真空度まで排気
した後に580℃〜620°Cの温度範囲内に加熱する
。ついで高真空、高温に保持した状態で接合部に両側か
ら加圧(約0.5kgf/mn” ) シ、等温、加圧
状態に所要時間(数分から30分)保持しながら、リー
ド6と配線導体11を拡散接合する。
ね合わせたものを真空チャンバー内に設置し、°そのチ
ャンバー内を1 Q −’Torr台の真空度まで排気
した後に580℃〜620°Cの温度範囲内に加熱する
。ついで高真空、高温に保持した状態で接合部に両側か
ら加圧(約0.5kgf/mn” ) シ、等温、加圧
状態に所要時間(数分から30分)保持しながら、リー
ド6と配線導体11を拡散接合する。
また、配線導体11がAQでリード6が7エロ、:?b
L、 <は42合金の組合せにおいても前記インサー
ト材により拡散接合が可能であり、さらにリード6の接
合面側にA Q −S i共晶合金を溶射して拡散接合
に供してもよい。
L、 <は42合金の組合せにおいても前記インサー
ト材により拡散接合が可能であり、さらにリード6の接
合面側にA Q −S i共晶合金を溶射して拡散接合
に供してもよい。
さらに、配線導体11がAQでリード6がCuという材
料の組合せにおいてはインサート材を用いず、もしくは
Agを用いることにより接合温度を、200℃〜500
℃の温度範囲とすることにより拡散接合が可能となる。
料の組合せにおいてはインサート材を用いず、もしくは
Agを用いることにより接合温度を、200℃〜500
℃の温度範囲とすることにより拡散接合が可能となる。
以上説明した本発明によれば拡散でリードと絶縁体板上
の配線導体とを接合するため、接合部が限定でき、結果
としてリードの間隔を狭ぐすることが可能となる。その
他、リードと配線導体が金属結合するため接合の信頼性
があり、リードの数の多い大容量半導体装置の製作が可
能どなるという効果も得らオしる。
の配線導体とを接合するため、接合部が限定でき、結果
としてリードの間隔を狭ぐすることが可能となる。その
他、リードと配線導体が金属結合するため接合の信頼性
があり、リードの数の多い大容量半導体装置の製作が可
能どなるという効果も得らオしる。
第1図は従来の半導体装置の平面図、第2図は第1図の
a−a断面図、第3図はリードフレーlsの平面図、第
4図、第5図は本発明の詳細な説明するだめの半導体装
置の断面図、第6図は拡散接合部の断面図である。 1・・・絶縁体板、2・・・低融点ガラス、3・・・絶
縁体板、4・・低融点ガラス、5・・・半導体素子、6
・・・リード、7・・・ボンディングワイヤー、8・・
・リードフレーム、9・・・リードの間隔、10・・・
リードフレームの内側空間、11 ・配線導体、12・
・21′田ボール、13・・・キャップ、14・・・イ
ンサート材。 ′fJIllfl 築 3 回 ■ 4 図 第 5 図 ′fJ z 図
a−a断面図、第3図はリードフレーlsの平面図、第
4図、第5図は本発明の詳細な説明するだめの半導体装
置の断面図、第6図は拡散接合部の断面図である。 1・・・絶縁体板、2・・・低融点ガラス、3・・・絶
縁体板、4・・低融点ガラス、5・・・半導体素子、6
・・・リード、7・・・ボンディングワイヤー、8・・
・リードフレーム、9・・・リードの間隔、10・・・
リードフレームの内側空間、11 ・配線導体、12・
・21′田ボール、13・・・キャップ、14・・・イ
ンサート材。 ′fJIllfl 築 3 回 ■ 4 図 第 5 図 ′fJ z 図
Claims (1)
- 【特許請求の範囲】 1、複数の電極を有する半導体素子と複数の配線導体を
配置した絶縁体板の配線導体に、半導体素子周囲の電極
が接合され、且つ上記半導体素子周囲の上記絶縁体板上
に外部接続用リードが配設された半導体装置において、
前記絶縁体板上に配置された配置導体と外部接続用リー
ドとを拡散接合により接続したことを特徴とする半導体
装置の製法。 2、上記、半導体装置の製法において、配線導体と外部
接続用リードとの間にインサート材を挿入し、このイン
サート材の一部または全部を拡散接合の際に液相化する
ことにより、前記配線導体と外部接続用リードとを拡散
接合することを特徴とする特許請求の範囲第1項記載の
半導体装置の製法。 3、上記インサート材として、AQ−8t共晶合金を主
成分としたブレージンク材またはAQ材を用いることを
特徴とする特許請求の範囲第1項または第2項記載の半
導体の製法。 4、上記、半導体装置の製法において、AQ−8i共晶
合金もしくはAQを蒸着、溶射などにより表面に形成し
た配線導体または外部接続リードのいずれか一方もしく
は両方を用いたことを特徴とする特許請求の範囲第1項
記載の半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58241907A JPS60134452A (ja) | 1983-12-23 | 1983-12-23 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58241907A JPS60134452A (ja) | 1983-12-23 | 1983-12-23 | 半導体装置の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60134452A true JPS60134452A (ja) | 1985-07-17 |
Family
ID=17081322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58241907A Pending JPS60134452A (ja) | 1983-12-23 | 1983-12-23 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60134452A (ja) |
-
1983
- 1983-12-23 JP JP58241907A patent/JPS60134452A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3672047A (en) | Method for bonding a conductive wire to a metal electrode | |
| JP2716336B2 (ja) | 集積回路装置 | |
| EP0623241B1 (en) | Semiconductor device with terminal lead | |
| JP2009147123A (ja) | 半導体装置及びその製造方法 | |
| JPS60134452A (ja) | 半導体装置の製法 | |
| US3416048A (en) | Semi-conductor construction | |
| JPH0119269B2 (ja) | ||
| JP3222635B2 (ja) | 半導体レーザ装置およびその実装方法 | |
| JPH035665B2 (ja) | ||
| US3184658A (en) | Semiconductor device and header combination | |
| JPS60134453A (ja) | 半導体装置用リ−ドフレ−ム | |
| JP3051114B1 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2918676B2 (ja) | 気密封止用ステムの製造方法 | |
| US4196309A (en) | Semiconductor device subassembly and manufacture thereof | |
| JPS6334962A (ja) | パツケ−ジ構造体 | |
| JPS5915386B2 (ja) | 半導体装置用ヘッダの製造方法 | |
| JPS6025900Y2 (ja) | 半導体装置 | |
| JPH0155577B2 (ja) | ||
| JPH03236249A (ja) | 半導体チップモジュール | |
| JP2538394B2 (ja) | 半導体装置の製造方法 | |
| JPS61156757A (ja) | 半導体装置 | |
| JPS6378430A (ja) | 半導体陰極の接点形成方法および半導体陰極が設けられた電子管の製造方法 | |
| JPS6173351A (ja) | 半導体素子収納用パツケ−ジ及びその製造方法 | |
| JPS6135545A (ja) | 半導体装置の製造方法 | |
| JPS63318744A (ja) | 半導体装置 |