JPS6334962A - パツケ−ジ構造体 - Google Patents
パツケ−ジ構造体Info
- Publication number
- JPS6334962A JPS6334962A JP61177525A JP17752586A JPS6334962A JP S6334962 A JPS6334962 A JP S6334962A JP 61177525 A JP61177525 A JP 61177525A JP 17752586 A JP17752586 A JP 17752586A JP S6334962 A JPS6334962 A JP S6334962A
- Authority
- JP
- Japan
- Prior art keywords
- silicon chip
- dielectric substrate
- substrate
- aluminum nitride
- package structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/737—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a laterally-adjacent lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体基板を第一誘電体基板に固定し、−一誘
電体基板を、外周部に半導体基体を外部と電気的に結合
するための端子群を配置した第二誘電体基板と機械的に
結合した半導体パッケージ構造体に係り、特に、第一誘
電体基板が第二誘電体基板と異なる材質で構成されてお
り、しかも、第一誘電体基板が窒化アルミニラ１１の焼
結体を含む二つ以上の材質からなる半導体パッケージ構
造体に関する。
電体基板を、外周部に半導体基体を外部と電気的に結合
するための端子群を配置した第二誘電体基板と機械的に
結合した半導体パッケージ構造体に係り、特に、第一誘
電体基板が第二誘電体基板と異なる材質で構成されてお
り、しかも、第一誘電体基板が窒化アルミニラ１１の焼
結体を含む二つ以上の材質からなる半導体パッケージ構
造体に関する。
Ａｎｗａｒ Ｍｏｈａｍｍｓｄ、 ”ＴＨＩＣＫ ＦＩ
ＬＭ ＭＥＴＡＬＬＩＺＡＴ工０ＮＳＡＮＤ ＰＥＲＦ
ＯＲＭＡＮＣＩＥ ＯＦ Ａ ＰＯＶＥＲＨＶＢＲＩＤ
ＭＯＤＵＬＥ ＯＮＡＬＵＭＩＮＵＭ ＮＩＴＲＩＤ
Ｅ ５ＵＢＳＴＲＡＴＨ３，” Ｐｒｏｃｅｅｄｉｎｇ
ｓ ｏｆｔｈｅ １９８５ Ｉｎｔｅｒｎａｔｉｏ
ｎａｌ Ｓｙ＋＋＋ｐｏｓｉｕｍ ｏｎＭｉｃｒｏｅ
ｌｅｃｔｒｏｎｉｃｓ、ｐｐ、２１８−２２４ 、Ｎｏ
ｖｅｍｂｅｒ。
ＬＭ ＭＥＴＡＬＬＩＺＡＴ工０ＮＳＡＮＤ ＰＥＲＦ
ＯＲＭＡＮＣＩＥ ＯＦ Ａ ＰＯＶＥＲＨＶＢＲＩＤ
ＭＯＤＵＬＥ ＯＮＡＬＵＭＩＮＵＭ ＮＩＴＲＩＤ
Ｅ ５ＵＢＳＴＲＡＴＨ３，” Ｐｒｏｃｅｅｄｉｎｇ
ｓ ｏｆｔｈｅ １９８５ Ｉｎｔｅｒｎａｔｉｏ
ｎａｌ Ｓｙ＋＋＋ｐｏｓｉｕｍ ｏｎＭｉｃｒｏｅ
ｌｅｃｔｒｏｎｉｃｓ、ｐｐ、２１８−２２４ 、Ｎｏ
ｖｅｍｂｅｒ。
１９８５に開示されているように、半導体集積回路は、
近年、ますます高密度化、高集積化に拍車がかかり、Ｌ
ＳＩチップは大型化の傾向が著しく、その発熱密度も増
大の一途をたどっている。このような状況に対応するた
め、ＬＳＩチップを外部回路に電気的に接続するための
半導体パッケージもその構造及び材質に大幅な改善が要
求されている。
近年、ますます高密度化、高集積化に拍車がかかり、Ｌ
ＳＩチップは大型化の傾向が著しく、その発熱密度も増
大の一途をたどっている。このような状況に対応するた
め、ＬＳＩチップを外部回路に電気的に接続するための
半導体パッケージもその構造及び材質に大幅な改善が要
求されている。
近年注目を集めている、いわゆる、ピン・グリッド・ア
レー型パッケージ（Ｐ、Ｇ、Ａ、）は、この情勢に対応
して開発されたものである。
レー型パッケージ（Ｐ、Ｇ、Ａ、）は、この情勢に対応
して開発されたものである。
一般的なＰ、Ｇ、Ａ、の構成を第２図に示す。
Ｐ、Ｇ、Ａ、の主要部分は、第２図に示すように、大き
く分けて三つの部分から成り立っている。
く分けて三つの部分から成り立っている。
ＩＣ支持部材３はＬＳＩチップを機械的に支え、ＬＳＩ
チップで発生する熱を効貿よく逃がす働きをする。配線
用部材７はＬＳＩチップへの電力の供給やＬＳＩチップ
からの信号の取りだしを、その内部に形成した導電経路
１１により行う。密閉用部材９はＬＳＩチップを外界か
ら遮蔽するための蓋である。これらの三つの部分が一体
化したとき全体で気密の容器を形成する。この容器は外
界からＬＳＩチップを遮蔽し、その性能を外界の状態に
関係なく、常に、維持する働きをする。
チップで発生する熱を効貿よく逃がす働きをする。配線
用部材７はＬＳＩチップへの電力の供給やＬＳＩチップ
からの信号の取りだしを、その内部に形成した導電経路
１１により行う。密閉用部材９はＬＳＩチップを外界か
ら遮蔽するための蓋である。これらの三つの部分が一体
化したとき全体で気密の容器を形成する。この容器は外
界からＬＳＩチップを遮蔽し、その性能を外界の状態に
関係なく、常に、維持する働きをする。
Ｐ、Ｇ、Ａ、の構成材料に対する要求は上述の三つの部
分によりそれぞれ異なる。特に、ＩＣ支持部材３では熱
を効率よく逃がすために高熱伝導率が、ＬＳＩチップを
構成するシリコン（Ｓｉ）との接着の信頼性確保のため
、Ｓｉに近い熱膨張係数が、また、システムの設計の自
由度を確保するためには、電気絶縁性が望まれる。近年
の半導体装置の高密度化に伴う高発熱密度化の趨勢によ
り、この部分には従来のアルミナ（Ａ Ｉｔ ２０８）
から高熱伝導率のベリリア（Ｂｅｄ）が使用されるよう
になってきている。
分によりそれぞれ異なる。特に、ＩＣ支持部材３では熱
を効率よく逃がすために高熱伝導率が、ＬＳＩチップを
構成するシリコン（Ｓｉ）との接着の信頼性確保のため
、Ｓｉに近い熱膨張係数が、また、システムの設計の自
由度を確保するためには、電気絶縁性が望まれる。近年
の半導体装置の高密度化に伴う高発熱密度化の趨勢によ
り、この部分には従来のアルミナ（Ａ Ｉｔ ２０８）
から高熱伝導率のベリリア（Ｂｅｄ）が使用されるよう
になってきている。
ベリリアの熱伝導率は２６０Ｗ／ｍＫであり、アルミナ
（熱伝導率： １７Ｗ／ｍＫ）を使用したパッケージに
比べ、同一のパッケージサイズで■、ＳＴチップの発熱
量を大きく許すことができる。
（熱伝導率： １７Ｗ／ｍＫ）を使用したパッケージに
比べ、同一のパッケージサイズで■、ＳＴチップの発熱
量を大きく許すことができる。
しかし、ベリリアは高価であり、シリコン（熱膨張係数
： ３ Ｘ １０−８／’Ｃ）と熱膨張係数が合わない
（７，５Ｘ １０−８／’Ｃ） 、さらに有毒であると
いう大きな欠点を持っている。
： ３ Ｘ １０−８／’Ｃ）と熱膨張係数が合わない
（７，５Ｘ １０−８／’Ｃ） 、さらに有毒であると
いう大きな欠点を持っている。
そこで、ベリリアの代替材料として、例えば、Ａｎｗａ
ｒ Ｍｏｈａｍｍｅｄ、 ”ＴＨＩＣＫ ＦＩＩ、Ｍ
ＭＲＴＡＬＬＴＺＡＴＩＯＮＳＡＮＤ ＰＥＲＦＯＲ
ＮＡＮＣＥ ＯＦ Ａ ＰＯすＥＲＨＹＢＲＩＤ
ＭＯＤＵＬＥ ＯＮＡＬＵＭＩＮＵＭ ＮＩＴＲ
ＩＤＥ ５ＵｎＳＴＲＡＴＥＳ、” Ｐｒｏｃｅｅｄｉ
ｎｇｓ ｏｆＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ、ｐｐ
＋２１８−２２４ 、Ｎｏｖｅｍｂｅｒ。
ｒ Ｍｏｈａｍｍｅｄ、 ”ＴＨＩＣＫ ＦＩＩ、Ｍ
ＭＲＴＡＬＬＴＺＡＴＩＯＮＳＡＮＤ ＰＥＲＦＯＲ
ＮＡＮＣＥ ＯＦ Ａ ＰＯすＥＲＨＹＢＲＩＤ
ＭＯＤＵＬＥ ＯＮＡＬＵＭＩＮＵＭ ＮＩＴＲ
ＩＤＥ ５ＵｎＳＴＲＡＴＥＳ、” Ｐｒｏｃｅｅｄｉ
ｎｇｓ ｏｆＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ、ｐｐ
＋２１８−２２４ 、Ｎｏｖｅｍｂｅｒ。
１９８５に開示されているように、窒化アルミニラ１１
（Ａ ｆｌ Ｎ）が開発された。Ａｌ２Ｎは熱伝導率が
１４０Ｗ／ｍＫとＢｅＯの半分位あり、しかも、熱膨張
係数がシリコンに近い３．４〜４．４Ｘ１０−８／℃で
あり、さらに毒性がないというＩＣ支持部材３に適した
性質を持っている。しかし、現状では多層配線が固型で
ある上にアルミナより高価であるために配線用部材７に
は使用されない、従って、ＩＣ支持部材３と配線用部材
７を一体化することができず、ＩＣ支持部材３と配線用
部材７とを何等かの方法で接着しなければならない。と
ころが、ＡＱＮは、配線用部材７に５通常、使われるア
ルミナ（熱膨張係数： ６．５ Ｘ １０−８／’Ｃ）
や、その他の材料と熱膨張係数が合わないために接着部
の残留応力が大きく、信頼性の高い接着方式が望まれる
。
（Ａ ｆｌ Ｎ）が開発された。Ａｌ２Ｎは熱伝導率が
１４０Ｗ／ｍＫとＢｅＯの半分位あり、しかも、熱膨張
係数がシリコンに近い３．４〜４．４Ｘ１０−８／℃で
あり、さらに毒性がないというＩＣ支持部材３に適した
性質を持っている。しかし、現状では多層配線が固型で
ある上にアルミナより高価であるために配線用部材７に
は使用されない、従って、ＩＣ支持部材３と配線用部材
７を一体化することができず、ＩＣ支持部材３と配線用
部材７とを何等かの方法で接着しなければならない。と
ころが、ＡＱＮは、配線用部材７に５通常、使われるア
ルミナ（熱膨張係数： ６．５ Ｘ １０−８／’Ｃ）
や、その他の材料と熱膨張係数が合わないために接着部
の残留応力が大きく、信頼性の高い接着方式が望まれる
。
ＡＱＮはアルミナ等、酸化物系のセラミックスに比べて
金属に対する接着力が弱いが、比較的低温（約３５０”
Ｃ以下）の温度条件ではチタン−白金−金膜をＡＱＮ表
面に形成し、はんだ付けする方法等、信頼性の高い方式
が既に開発されている。
金属に対する接着力が弱いが、比較的低温（約３５０”
Ｃ以下）の温度条件ではチタン−白金−金膜をＡＱＮ表
面に形成し、はんだ付けする方法等、信頼性の高い方式
が既に開発されている。
Ｐ、Ｇ、Ａ、ではシリコンチップのダイボンディング時
の加熱（約４５０℃）に耐えられる耐熱性が要求される
。しかし、４５０℃以上の高温に耐える接着方式では、
必然的に接着温度が高くなるため、接着温度からの冷却
過程でＡＱＮと配線用部材７との熱膨張係数の差による
応力が大きくなり、信頼性の高い接着部が得られていな
い、特に、接着部の気密性を確保することが国電で、本
発明で扱うような、気密シールを必要とするパッケージ
に適用可能な接着部は未だに実現していない。
の加熱（約４５０℃）に耐えられる耐熱性が要求される
。しかし、４５０℃以上の高温に耐える接着方式では、
必然的に接着温度が高くなるため、接着温度からの冷却
過程でＡＱＮと配線用部材７との熱膨張係数の差による
応力が大きくなり、信頼性の高い接着部が得られていな
い、特に、接着部の気密性を確保することが国電で、本
発明で扱うような、気密シールを必要とするパッケージ
に適用可能な接着部は未だに実現していない。
一方、Ｐ 、 Ｇ 、 Ａ 、の構造は、シリコン・チ
ップ１のワイヤボンディング性についての問題を抱えて
いる。第３図に第２図のシリコン・チップ１を含むＰ、
Ｇ、Ａ、の中心部を拡大して示す。寸ａ、すなわち、シ
リコン・ウェハの厚さはシリコン・ウェハの直径が大き
くなるに伴って厚くなるが、現状では、はぼ０．５〜０
．６ｎｌ＋である。これに対して１寸法す及び寸法Ｃは
グリーン・シート・プロセス及び配線容量上の制約から
、通常０．５〜０．７ ■である。その結果、図のよう
にワイヤボンディングを二列にわたって行うには二列目
１４２のボンディング段差が大きくなり、実用に耐えな
いという問題が生じ、勿論、ワイヤボンディングが一列
のみであれば問題は少ないが、ここでは工Ｃ支持部材３
にＡｌ２Ｎを使用する特に発熱密度、実装密度の高い高
性能なピン・グリッド・フレーを扱うので当然ワイヤボ
ンディングが二列の構造に対応できなければならない６ 以上の要求、すなわち、（１）４５０℃以上の耐熱性を
もつ高信頼性の気密接着構造と、（２）ワイヤボンディ
ング時の段差問題を解決する構造を、同時に満たす構造
として第４図に示すうに、ＩＣ支持部材３を二つの部材
で構成する手段が考えられる。すなわち、気密シールを
必要とする部分には配線用部材７に使用される材料（通
常はアルミナ）に近い熱膨張係数でしかも熱伝導率が大
きく、アルミナとの接着性の良好な金属部材３０２（例
えば、銅とタングステンの合金）を配し、シリコン・チ
ップ１の高さ調節と電気絶縁性と高熱伝導性の条件を満
たすためにＡＱＮ部材３０１を金属部材３０２に接着す
る。この構造では、ＡＱＮ部材３０１と金属部材３０２
の間の接着部材３０３に気密性が要求されないため、従
来のメタライズ技術（例えばモリブデン−マンガン・ペ
ーストノ焼結）と通常のろう付技術とにより、容易に、
５００℃の耐熱性をもつ接着部材３０３を形成できる利
点がある。
ップ１のワイヤボンディング性についての問題を抱えて
いる。第３図に第２図のシリコン・チップ１を含むＰ、
Ｇ、Ａ、の中心部を拡大して示す。寸ａ、すなわち、シ
リコン・ウェハの厚さはシリコン・ウェハの直径が大き
くなるに伴って厚くなるが、現状では、はぼ０．５〜０
．６ｎｌ＋である。これに対して１寸法す及び寸法Ｃは
グリーン・シート・プロセス及び配線容量上の制約から
、通常０．５〜０．７ ■である。その結果、図のよう
にワイヤボンディングを二列にわたって行うには二列目
１４２のボンディング段差が大きくなり、実用に耐えな
いという問題が生じ、勿論、ワイヤボンディングが一列
のみであれば問題は少ないが、ここでは工Ｃ支持部材３
にＡｌ２Ｎを使用する特に発熱密度、実装密度の高い高
性能なピン・グリッド・フレーを扱うので当然ワイヤボ
ンディングが二列の構造に対応できなければならない６ 以上の要求、すなわち、（１）４５０℃以上の耐熱性を
もつ高信頼性の気密接着構造と、（２）ワイヤボンディ
ング時の段差問題を解決する構造を、同時に満たす構造
として第４図に示すうに、ＩＣ支持部材３を二つの部材
で構成する手段が考えられる。すなわち、気密シールを
必要とする部分には配線用部材７に使用される材料（通
常はアルミナ）に近い熱膨張係数でしかも熱伝導率が大
きく、アルミナとの接着性の良好な金属部材３０２（例
えば、銅とタングステンの合金）を配し、シリコン・チ
ップ１の高さ調節と電気絶縁性と高熱伝導性の条件を満
たすためにＡＱＮ部材３０１を金属部材３０２に接着す
る。この構造では、ＡＱＮ部材３０１と金属部材３０２
の間の接着部材３０３に気密性が要求されないため、従
来のメタライズ技術（例えばモリブデン−マンガン・ペ
ーストノ焼結）と通常のろう付技術とにより、容易に、
５００℃の耐熱性をもつ接着部材３０３を形成できる利
点がある。
しかし、この構造にはシリコン・チップ１の背面の電位
を外部から制御することが容易でないという大きな欠点
がある。本発明で扱うＰ、Ｇ、Ａ。
を外部から制御することが容易でないという大きな欠点
がある。本発明で扱うＰ、Ｇ、Ａ。
のような絶縁型の半導体パッケージでは、一般的に（１
）シリコン・チップとパッケージ本体外周部（リードピ
ンを除く外周部分）が絶縁されていることはもちろん必
須であるが、同時に（２）シリコン・チップの背面の電
位を外部から制御することも要求される。すなわち、第
５図において、シリコン・チップの背面１０１（ダイボ
ンディング面）の電位を所望の値にするために、シリコ
ン・チップの背面１０１とリードピン１０の少なくとも
一本とを接続しなければならない、ところが、第４図の
構造ではシリコン・チップの背面１０１とリードピン１
０とを容易に接続することができない。
）シリコン・チップとパッケージ本体外周部（リードピ
ンを除く外周部分）が絶縁されていることはもちろん必
須であるが、同時に（２）シリコン・チップの背面の電
位を外部から制御することも要求される。すなわち、第
５図において、シリコン・チップの背面１０１（ダイボ
ンディング面）の電位を所望の値にするために、シリコ
ン・チップの背面１０１とリードピン１０の少なくとも
一本とを接続しなければならない、ところが、第４図の
構造ではシリコン・チップの背面１０１とリードピン１
０とを容易に接続することができない。
この問題に対しては、第６図に示すように。
ＩＣ支持部材３をＡＱＮ部材３０１のみで構成するか（
同図（、、））、またはＡｆｌＮ部材３０１と金属部材
３０２の配置を第４図と逆にするか（同図（ｂ））によ
って容易に解決することができる。
同図（、、））、またはＡｆｌＮ部材３０１と金属部材
３０２の配置を第４図と逆にするか（同図（ｂ））によ
って容易に解決することができる。
しかし、これらの構造では、すでに述べたように。
気密シールが要求されるＡＱＮ部材３０１と配線用部材
７（アルミナ）の接着部分（接着部材６の部分）を高い
信頼性で形成できないという問題が残る。
７（アルミナ）の接着部分（接着部材６の部分）を高い
信頼性で形成できないという問題が残る。
上記従来技術は、４５０℃以上の高温に耐え、しかも、
気密シールを高信頼で実現できる手段と、外周部からシ
リコン・チップを電気的に絶縁しながらシリコン・チッ
プの背面の電位を外部から制御する手段とを同時に実現
できないという点で問題があった。
気密シールを高信頼で実現できる手段と、外周部からシ
リコン・チップを電気的に絶縁しながらシリコン・チッ
プの背面の電位を外部から制御する手段とを同時に実現
できないという点で問題があった。
本発明の目的は、従来技術の欠点を解消した半導体パッ
ケージ構造体を提供することにある。
ケージ構造体を提供することにある。
上記目的は、配線用部材７に導電性突起を設けるか、あ
るいは、ＡｎＮ部材３０１に導電性突起を設けるか、あ
るいは、ＡＱＮ部材３０１と配線用部材７とを導電性の
物質で接続するかにより、あるいは、ＡＱＮ部材３０１
を配線用部材７の表面導電路に接続することにより達成
される。
るいは、ＡｎＮ部材３０１に導電性突起を設けるか、あ
るいは、ＡＱＮ部材３０１と配線用部材７とを導電性の
物質で接続するかにより、あるいは、ＡＱＮ部材３０１
を配線用部材７の表面導電路に接続することにより達成
される。
本発明では、半導体基体を固定した第一誘電体基板を、
窒化アルミニウムを含む二つ以上の材料で構成し、第一
誘電体基板の、半導体基体に接続する部材を窒化アルミ
ニウムで構成し、第一誘電体基板の、外周部に半導体基
体を外部と電気的に結合するための端子群を配置した第
二誘電体基板と接着する部材を導電性材料で構成し、窒
化アルミニウム部材、或いは、第二誘電体基板に導電性
の突起を設けるか、或いは、窒化アルミニウム部材と第
二誘電体基板とを導電性の部材で接続するか、或いは、
窒化アルミニウム部材を第二誘電体基板の表面導電路に
接続することにより、窒化アルミニウム部材の半導体基
体に接する面と第二誘電体基板の端子群の少なくとも一
個とを電気的に接続し、半導体基体の背面と外部回路と
を電気的に接続することができるようにする。
窒化アルミニウムを含む二つ以上の材料で構成し、第一
誘電体基板の、半導体基体に接続する部材を窒化アルミ
ニウムで構成し、第一誘電体基板の、外周部に半導体基
体を外部と電気的に結合するための端子群を配置した第
二誘電体基板と接着する部材を導電性材料で構成し、窒
化アルミニウム部材、或いは、第二誘電体基板に導電性
の突起を設けるか、或いは、窒化アルミニウム部材と第
二誘電体基板とを導電性の部材で接続するか、或いは、
窒化アルミニウム部材を第二誘電体基板の表面導電路に
接続することにより、窒化アルミニウム部材の半導体基
体に接する面と第二誘電体基板の端子群の少なくとも一
個とを電気的に接続し、半導体基体の背面と外部回路と
を電気的に接続することができるようにする。
実施例１
本発明の実施例を第１１図に従って説明する０本実施例
では、第２図に示したような一般的なピン・グリッド・
アレーに於けるＩＣ支持部材３を。
では、第２図に示したような一般的なピン・グリッド・
アレーに於けるＩＣ支持部材３を。
ＡＱＮ部材３０１と金属部材３０２とで構成した。
ここで、金属部材３０２としては熱膨張係数が配線用部
材７の材質であるアルミナにほぼ等しく、熱伝導率がベ
リリア並みの鋼−２０重量％タングステン（Ｃｕ−２０
ｗｔ％Ｗ）を用いた。また、ＡＱＮ部材３０１と金属部
材３０２との接着部材３０３の形成方法は、気密シール
を必要としないので通常の方法とした。すなわち、ＡＱ
Ｎ部材３０１にモリブデン−マンガンの混合物による厚
膜メタライズを施し、金属部材３０２ （Ｃｕ−２０ｗ
ｔ％Ｗ）とを共晶銀ろう（銀７１〜７３重量％−銅２７
〜２９重量％）を用いて８Ｆ）０℃でフォーミングガス
？ＨＩＨ気でろう付けをした。
材７の材質であるアルミナにほぼ等しく、熱伝導率がベ
リリア並みの鋼−２０重量％タングステン（Ｃｕ−２０
ｗｔ％Ｗ）を用いた。また、ＡＱＮ部材３０１と金属部
材３０２との接着部材３０３の形成方法は、気密シール
を必要としないので通常の方法とした。すなわち、ＡＱ
Ｎ部材３０１にモリブデン−マンガンの混合物による厚
膜メタライズを施し、金属部材３０２ （Ｃｕ−２０ｗ
ｔ％Ｗ）とを共晶銀ろう（銀７１〜７３重量％−銅２７
〜２９重量％）を用いて８Ｆ）０℃でフォーミングガス
？ＨＩＨ気でろう付けをした。
本発明によるパッケージを得る手順について説明する。
（＋） 第−ｍ４電路１１１と第二層導電路１］２に
加えてシリコン・チップ１の背面の電位を外部から制御
するためのシリコン・チップ背面用導電路１１；３を付
加した配線用部材７を用意する。配線用部材７の中心部
には一辺１０ｍｍの正方形の孔が開いているが、その全
周、あるいは、一部にシリコン・チップ背面用導電路１
１３の終端には接続したシリコン・チップ背面用接続電
極（基板側）１８を備える長さ］Ｉ＋Ｉ１１の配線用部
材個突起２６が設けられる。
加えてシリコン・チップ１の背面の電位を外部から制御
するためのシリコン・チップ背面用導電路１１；３を付
加した配線用部材７を用意する。配線用部材７の中心部
には一辺１０ｍｍの正方形の孔が開いているが、その全
周、あるいは、一部にシリコン・チップ背面用導電路１
１３の終端には接続したシリコン・チップ背面用接続電
極（基板側）１８を備える長さ］Ｉ＋Ｉ１１の配線用部
材個突起２６が設けられる。
（ｉｉ ） 外形が一辺９ｍの正方形のリング状のシ
リコン・チップ背面用接着部材１９を図の上方から孔に
嵌挿し、シリコン・チップ背面用接続電極（基板側）１
８上に設置した後、端面を除き、両面にモリブデン−マ
ンガン厚膜メタライズを施した後ニッケルめっきを施し
た一辺９ｍの正方形のＡＱＮ部材３０１を孔に嵌挿し、
シリコン・チップ背面用接着部材１９上に設置し、その
上に接着部材３０３を介して、金属部材３０２を設置す
る。同時に、金属部材３０２は、接着部材６を介して配
線用部材７にも接している６（ｉｉｉ ） シリコン
・チップテｒ面用接着部材１９．接着部材３０３．接着
部材６は、上述のように、共晶ろうであり、最高温度８
５０℃でフォーミングガス雰囲気中で、一括、ろう付を
行う。このとき、リードビン（図示せず）は配線用部材
７に同じ共晶ろうを用いてろう付けされる。
リコン・チップ背面用接着部材１９を図の上方から孔に
嵌挿し、シリコン・チップ背面用接続電極（基板側）１
８上に設置した後、端面を除き、両面にモリブデン−マ
ンガン厚膜メタライズを施した後ニッケルめっきを施し
た一辺９ｍの正方形のＡＱＮ部材３０１を孔に嵌挿し、
シリコン・チップ背面用接着部材１９上に設置し、その
上に接着部材３０３を介して、金属部材３０２を設置す
る。同時に、金属部材３０２は、接着部材６を介して配
線用部材７にも接している６（ｉｉｉ ） シリコン
・チップテｒ面用接着部材１９．接着部材３０３．接着
部材６は、上述のように、共晶ろうであり、最高温度８
５０℃でフォーミングガス雰囲気中で、一括、ろう付を
行う。このとき、リードビン（図示せず）は配線用部材
７に同じ共晶ろうを用いてろう付けされる。
（ｉｖ） 金の電解めっきを２〜３μｍ施し、シリコ
ン・チップ１のダイボンディング部（−辺７ｎｎ）及び
ワイヤボンディング電極（基板側）１３を形成する。
ン・チップ１のダイボンディング部（−辺７ｎｎ）及び
ワイヤボンディング電極（基板側）１３を形成する。
（ｖ） パッケージの上・下を図と逆にし、裏面に金
膜を被着したシリコン・チップ１（−辺６ｎｗ＋＋）を
Ａ Ｑ、 Ｎ部材３０１のほぼ中央部に配し、シリコン
・チップ１の裏面に被着された金膜を加熱（４００℃、
窒素雰囲気）により金−シリコン共晶はんだに変化させ
、ダイボンド部材２としてシリコン・チップ１を接着す
る。
膜を被着したシリコン・チップ１（−辺６ｎｗ＋＋）を
Ａ Ｑ、 Ｎ部材３０１のほぼ中央部に配し、シリコン
・チップ１の裏面に被着された金膜を加熱（４００℃、
窒素雰囲気）により金−シリコン共晶はんだに変化させ
、ダイボンド部材２としてシリコン・チップ１を接着す
る。
（ｖｉ ） シリコン・チップ１の表面側にはワイヤ
ボンディング電極！極（基板側）１３と同じ数のワイヤ
ボンディング電極（チップ側）１５が形成されており、
それらの間を金の細線であるワイヤ１４で熱圧着する。
ボンディング電極！極（基板側）１３と同じ数のワイヤ
ボンディング電極（チップ側）１５が形成されており、
それらの間を金の細線であるワイヤ１４で熱圧着する。
（ｖｉｉ） 最後に密閉用部材９を金−錫の共晶はん
だであるキャップ接着部材８で配線用部材７に３００’
Ｃ１窒素ガス雰囲気で接着し、本発明によるパッケージ
を完成する。
だであるキャップ接着部材８で配線用部材７に３００’
Ｃ１窒素ガス雰囲気で接着し、本発明によるパッケージ
を完成する。
本実施例によれば、ＡＱＮ部材３０１．金属部材３０２
を配線用部材７に接着すると同時にシリコン・チップ背
面用接続電極（ＡＱ、Ｎ部材側）２０の電気的接続が完
了する点で有利である。
を配線用部材７に接着すると同時にシリコン・チップ背
面用接続電極（ＡＱ、Ｎ部材側）２０の電気的接続が完
了する点で有利である。
実施例２
本発明の実施例を第７図に従って説明する。本実施例で
は、配線用部材側突起２６を設ける点では第一の実施例
と同じであるが、シリコン・チップの背面１０１と第−
ｍ４電路１１１とを接続する点が第一の実施例と異なる
。本実施例では付加導電路が不要であるため、配線用部
材７の製造時のグリーンシートの層数を増す必要がない
点で第一の実施例より有利である。
は、配線用部材側突起２６を設ける点では第一の実施例
と同じであるが、シリコン・チップの背面１０１と第−
ｍ４電路１１１とを接続する点が第一の実施例と異なる
。本実施例では付加導電路が不要であるため、配線用部
材７の製造時のグリーンシートの層数を増す必要がない
点で第一の実施例より有利である。
実施例３
本発明の実施例を第８図に従って説明する。本実施例で
は、配線用部材７に突起を設ける代わりにＡｆｆＮ部材
３０１にシリコン・チップ背面用接続突起２１を設ける
点が第一の実施例と異なる。
は、配線用部材７に突起を設ける代わりにＡｆｆＮ部材
３０１にシリコン・チップ背面用接続突起２１を設ける
点が第一の実施例と異なる。
この突起は、導電性セラミックスであるジルコニウム・
ポライドによって形成されており、ＡＱＮと同時に焼成
される。本実施例で配線用部材７に付加導電路（シリコ
ン・チップ背面用導電路１１３）のみならず、配線用部
材側突起２６も設ける必要がない点で第一の実施例より
有利である。
ポライドによって形成されており、ＡＱＮと同時に焼成
される。本実施例で配線用部材７に付加導電路（シリコ
ン・チップ背面用導電路１１３）のみならず、配線用部
材側突起２６も設ける必要がない点で第一の実施例より
有利である。
実施例４
本発明の実施例を第９図に従って説明する。本実施例で
は、銅によるシリコン・チップ背面用接続部材２２によ
って第−ｍ４電路１１１とシリコン・チップ背面用接続
電極（ＡＱＮ部材側）２０とを接続する点が第一の実施
例と異なる。本実施例で配線用部材７及びＡＱＮ部材３
０１に一切の加工、変形を必要としない点で第一から第
三の実施例より有利である。
は、銅によるシリコン・チップ背面用接続部材２２によ
って第−ｍ４電路１１１とシリコン・チップ背面用接続
電極（ＡＱＮ部材側）２０とを接続する点が第一の実施
例と異なる。本実施例で配線用部材７及びＡＱＮ部材３
０１に一切の加工、変形を必要としない点で第一から第
三の実施例より有利である。
実施例５
本発明の実施例を第１０図に従って説明する。
本実施例では、シリコン・チップ背面用ワイヤ２４によ
り第−ｍ４電路１１１とシリコン・チップ背面用接続電
極（ＡＱＮ部材側）２０とを接続する点が第一の実施例
と異なる。本実施例では配線用部材７及びＡＱＮ部材３
０１に一切の加工。
り第−ｍ４電路１１１とシリコン・チップ背面用接続電
極（ＡＱＮ部材側）２０とを接続する点が第一の実施例
と異なる。本実施例では配線用部材７及びＡＱＮ部材３
０１に一切の加工。
変形を必要としない点では第四の実施例と同じであるが
、シリコン・チップ背面用接続部材２２を特に用意しな
くてもよい点で第四の実施例よりさらに有利である。
、シリコン・チップ背面用接続部材２２を特に用意しな
くてもよい点で第四の実施例よりさらに有利である。
実施例６
本発明の実施例を第１１図に従って説明する。
本実施例ではシリコン・チップの背面の電位を外部から
制御する手段として配線用部材７の内部導電路を用いる
第一から第五の実施例と異なり、シリコン・チップ背面
用導電路１１３を配線用部材７の表面に配した。本実施
例によれば、Ａ Ｑ、 Ｎ部材３０１及び金属部材３０
２に若干の加工を施すのみで本発明の目的を達すること
ができる。
制御する手段として配線用部材７の内部導電路を用いる
第一から第五の実施例と異なり、シリコン・チップ背面
用導電路１１３を配線用部材７の表面に配した。本実施
例によれば、Ａ Ｑ、 Ｎ部材３０１及び金属部材３０
２に若干の加工を施すのみで本発明の目的を達すること
ができる。
ここで、シリコン・チップ背面用接着部材１９゜接着部
材３０３．接着部材６は本実施例で用いた共晶ろうであ
る必要はない。後工程での熱処理温度に耐える耐熱性を
もつ接着部材であれば一般的なろう材から適宜選んでも
よい。もちろん、拡散接合等、ろう付以外の接着手段を
選んでもよい。
材３０３．接着部材６は本実施例で用いた共晶ろうであ
る必要はない。後工程での熱処理温度に耐える耐熱性を
もつ接着部材であれば一般的なろう材から適宜選んでも
よい。もちろん、拡散接合等、ろう付以外の接着手段を
選んでもよい。
また、金属部材３０２は本実施例で用いた銅−２０重量
％タングステンである必要はない。熱伝導率は銅−２０
重量％タングステン合金より劣るが、熱膨張係数がアル
ミナに近い鉄−ニッケル合金等も使用できる。この場合
、パッケージの熱抵抗を悪化させないためには金属部材
３０２を薄くすればよい。逆に、熱膨張係数がアルミナ
より大きいが、熱伝導率が優れている銅等を使用するこ
ともできる。この場合、熱膨張係数の差に基づく熱応力
は、金属部材３０２の板厚と曲率を適当に選ぶことによ
り信頼性を損なわないレベルにまで下げることができる
。
％タングステンである必要はない。熱伝導率は銅−２０
重量％タングステン合金より劣るが、熱膨張係数がアル
ミナに近い鉄−ニッケル合金等も使用できる。この場合
、パッケージの熱抵抗を悪化させないためには金属部材
３０２を薄くすればよい。逆に、熱膨張係数がアルミナ
より大きいが、熱伝導率が優れている銅等を使用するこ
ともできる。この場合、熱膨張係数の差に基づく熱応力
は、金属部材３０２の板厚と曲率を適当に選ぶことによ
り信頼性を損なわないレベルにまで下げることができる
。
また、ダイボンド部材２及び密閉用部材９に接着部材８
は本実施例のものである必要はなく、一般的なはんだ材
から適宜選んでよい。ただし、ダイボンド部材２の融点
は、当然のことながら、後工程であるキャップ接着部材
８の作業温度（通常融点より約５０℃高い）よりも高く
なければならない。
は本実施例のものである必要はなく、一般的なはんだ材
から適宜選んでよい。ただし、ダイボンド部材２の融点
は、当然のことながら、後工程であるキャップ接着部材
８の作業温度（通常融点より約５０℃高い）よりも高く
なければならない。
実施例７
本発明によるパッケージ構造体では、第１２図に示すよ
うに、金属部材３０２を金属容器３０２０とし、内部に
冷却水２７を流すことにより、容易に水冷型パッケージ
構造体が得られる６本構造ではパッケージの外周部に直
接水を流すのと熱的に等価であり、ＬＳＩチップの発熱
量を最大限に許容できる。
うに、金属部材３０２を金属容器３０２０とし、内部に
冷却水２７を流すことにより、容易に水冷型パッケージ
構造体が得られる６本構造ではパッケージの外周部に直
接水を流すのと熱的に等価であり、ＬＳＩチップの発熱
量を最大限に許容できる。
本発明によれば、半導体基体の電位を外部がら制御でき
、しかも、半導体基体をパッケージ外部から電気的に絶
縁した高信頼性の気密シール構造の窒化アルミニウムを
用いたパッケージ構造体が得られる。
、しかも、半導体基体をパッケージ外部から電気的に絶
縁した高信頼性の気密シール構造の窒化アルミニウムを
用いたパッケージ構造体が得られる。
第１図は本発明の一実施例の拡大断面図、第２図は本発
明が扱うパッケージの一般的構造を示す一部断面斜視図
、第３図は第２図の一部拡大断面図、第４図ないし第６
図は従来例を示す一部拡大断面図、第７図ないし第１２
図は本発明の他の実施例を示す一部拡大断面図である。 １・・・シリコン・チップ、１１１・・・第１層導電路
。 １１２・・・第２層導電路、１１３・・・シリコン・チ
ップ背面用導電路、１３・・・ワイヤボンディング電極
（基板側）、１４・・・ワイヤ、１４１・・・１列目の
ワイヤ、１４２・・・２列目のワイヤ、１５・・・ワイ
ヤボンディング電極（チップ側）、１６・・・仮想導電
路、１７・・・ＡＱＮ表面メタライズ層、１８・・・シ
リコン・チップ背面用接続電極（基板側）、１９・・・
シリコン・チップ背面用接着部材、２０・・・シリコン
・チップ背面用接続電極（ＡｌｌｉＮ部材側）、２１・
・・シリコン・チップ背面用接続突起、２２・・・シリ
コン・チップ背面用接続部材、２３・・・シリコン・チ
ップ背面用接着部材、２４・・・シリコン・チップ背面
用ワイヤ、２５・・・シリコン・チップ背面用ワイヤボ
ンディング電極、２６・・・配線用部材側突起。
明が扱うパッケージの一般的構造を示す一部断面斜視図
、第３図は第２図の一部拡大断面図、第４図ないし第６
図は従来例を示す一部拡大断面図、第７図ないし第１２
図は本発明の他の実施例を示す一部拡大断面図である。 １・・・シリコン・チップ、１１１・・・第１層導電路
。 １１２・・・第２層導電路、１１３・・・シリコン・チ
ップ背面用導電路、１３・・・ワイヤボンディング電極
（基板側）、１４・・・ワイヤ、１４１・・・１列目の
ワイヤ、１４２・・・２列目のワイヤ、１５・・・ワイ
ヤボンディング電極（チップ側）、１６・・・仮想導電
路、１７・・・ＡＱＮ表面メタライズ層、１８・・・シ
リコン・チップ背面用接続電極（基板側）、１９・・・
シリコン・チップ背面用接着部材、２０・・・シリコン
・チップ背面用接続電極（ＡｌｌｉＮ部材側）、２１・
・・シリコン・チップ背面用接続突起、２２・・・シリ
コン・チップ背面用接続部材、２３・・・シリコン・チ
ップ背面用接着部材、２４・・・シリコン・チップ背面
用ワイヤ、２５・・・シリコン・チップ背面用ワイヤボ
ンディング電極、２６・・・配線用部材側突起。
Claims (1)
- 【特許請求の範囲】 １、半導体基体を第一誘電体基板に固定し、前記第一誘
電体基板を、外周部に前記半導体基体を外部と電気的に
結合するための端子群を配置した第二誘電体基板と機械
的に結合した半導体パッケージ構造体に於いて、 前記第一誘電体基板を複数の材料で構成し、前記第一誘
電体基板の、前記半導体基体に接続する部材を窒化アル
ミニウムで構成し、前記第一誘電体基板の、前記第二誘
電体基板と機械的に結合する部材を導電性材料で構成し
、前記窒化アルミニウム部材の前記半導体基体に接する
面と前記第二誘電体基板の前記端子群の少なくとも一個
を電気的に接続し、前記端子群を除く前記半導体パッケ
ージ構造体の外周部を前記半導体基体と電気的に絶縁す
ることを特徴とするパッケージ構造体。 ２、特許請求の範囲第１項に於いて、 前記第二誘電体基板に、前記窒化アルミニウム部材の前
記半導体基体に接する面と接続するための突起及び内部
付加導電路を備えることを特徴とするパッケージ構造体
。 ３、特許請求の範囲第１項に於いて、 前記第二誘電体基板に、前記窒化アルミニウム部材の前
記半導体基体に接する面とを接続するための突起を備え
たことを特徴とするパツケージ構造体。 ４、特許請求の範囲第１項に於いて、 前記窒化アルミニウム部材の前記半導体基体に接する面
の周辺に導電性セラミックスの突起を備え、前記突起を
前記第二誘電体基板の既設内部導電路に電気的に接続す
ることを特徴とするパッケージ構造体。 ５、特許請求の範囲第１項に於いて、 前記窒化アルミニウム部材の前記半導体基体に接する面
と前記第二誘電体基板の前記既設内部導電路との間に導
電部材を設けることを特徴とするパッケージ構造体。 ６、特許請求の範囲第１項に於いて、 前記窒化アルミニウム部材の前記半導体基体に接する面
と前記第二誘電体基板の表面導電路とを電気的に接続す
ることを特徴とするパッケージ構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61177525A JPS6334962A (ja) | 1986-07-30 | 1986-07-30 | パツケ−ジ構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61177525A JPS6334962A (ja) | 1986-07-30 | 1986-07-30 | パツケ−ジ構造体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6334962A true JPS6334962A (ja) | 1988-02-15 |
Family
ID=16032444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61177525A Pending JPS6334962A (ja) | 1986-07-30 | 1986-07-30 | パツケ−ジ構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6334962A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63173348A (ja) * | 1987-01-13 | 1988-07-16 | Toshiba Corp | 半導体装置 |
| JPS63164237U (ja) * | 1987-04-15 | 1988-10-26 | ||
| US6185028B1 (en) | 1996-03-08 | 2001-02-06 | Nihon Shingo Kabushiki Kaisha | Optical barrier apparatus |
-
1986
- 1986-07-30 JP JP61177525A patent/JPS6334962A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63173348A (ja) * | 1987-01-13 | 1988-07-16 | Toshiba Corp | 半導体装置 |
| JPS63164237U (ja) * | 1987-04-15 | 1988-10-26 | ||
| US6185028B1 (en) | 1996-03-08 | 2001-02-06 | Nihon Shingo Kabushiki Kaisha | Optical barrier apparatus |
| US6246503B1 (en) | 1996-03-08 | 2001-06-12 | Nihon Shingo Kabushiki Kaisha | Optical barrier apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6165820A (en) | Package for electronic devices | |
| US5381039A (en) | Hermetic semiconductor device having jumper leads | |
| JP2592308B2 (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
| JPH01253942A (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
| JP3336982B2 (ja) | 半導体装置およびその製造方法 | |
| CN117747445A (zh) | 一种高温功率模块的组装方法及其结构 | |
| JP3816821B2 (ja) | 高周波用パワーモジュール基板及びその製造方法 | |
| JP2001168443A (ja) | 光半導体素子収納用パッケージ | |
| JP2517024B2 (ja) | セラミックパッケ―ジとその製造方法 | |
| JPH05315467A (ja) | 混成集積回路装置 | |
| JP3695706B2 (ja) | 半導体パッケージ | |
| JPS63173348A (ja) | 半導体装置 | |
| JP2501279B2 (ja) | 半導体パッケ―ジ | |
| JPH1167841A (ja) | 出力半導体チップの実装方法及び半導体チップ用パッケージ | |
| TWI820690B (zh) | 功率模組及其製造方法 | |
| JPS62199038A (ja) | 半導体パツケ−ジ構造体 | |
| JPH098169A (ja) | 半導体素子搭載用セラミックパッケージ基体 | |
| JP3335657B2 (ja) | 半導体パッケージ | |
| JPS63200555A (ja) | 半導体パツケ−ジ構造体 | |
| JPS6286833A (ja) | セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ | |
| JPS62287650A (ja) | 炭化珪素を用いたパツケ−ジ構造体 | |
| JPH0514514Y2 (ja) | ||
| JPH07106508A (ja) | マルチチップモジュールおよびその製造方法 | |
| JPH09266265A (ja) | 半導体パッケージ | |
| JP2003282752A (ja) | 高周波用パッケージ及び高周波用パワーモジュール基板 |