JPS60134626A - ジョセフソンレシ−バ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はジョセフソン計算機のチップ間、およびカード
間論理信号伝送に用いられるジョセフソンレシーバ回路
に関するものである。

近年、極低温で動作するジョセフソン素子のディジタル
機器への応用が進められつつある。ジョセフソン素子は
、スイッチング速度が数十ｐｓｅｃと極めて高速であり
、しかもゲート当りの発熱量が数μＷ〜数十μＷで従来
のシリコン素子と比較して２桁〜３桁小さい。この高速
性と低電力性ゆえに、高密度実装が可能で、高性能超高
速の計算機を実現し得る可能性を持っている。計算機実
装の−例を第１図に示す。論理回路・メモリ回路等のジ
ョセフソン回路は、チップ１の上に形成される。複数個
のチップは、第２図に示すフリ、ブチツブボンディング
によりカード２」二に搭載され、電気的コンタクトは、
接点５を通して行なわれる。］ａけチップ上配線、２ａ
はカード上配線’、　１．１）　、　２ｂは超伝導体グ
ランドである。このカード２の複数個をボード３に装着
して装置を構成するのであるが、カード２と配線基板４
との間の電気的接触は第３図に示すマイクロコネクタ６
を介して行なう。チ。

プ上接点５４での配線、カード上接点５からマイクロコ
ネクタ６までの配線、カード上接点５から同一カード別
チップの接点５までの配線、および、配線基板４上の配
線、マイクロコネクタ６から別カード対応の基板４上の
マイクロコネクタまでの配線は、チップカード１と配線
基板４上に超伝導体グランドと超伝導体配線からなるス
トリップラインを形成することにより構成する。１つの
チップ上に搭載したジョセフソン回路の出力により、同
一カード別チップあるいは別カード別チップ上に搭載さ
れたジョセフソン回路を動作させる場合には、数１０　
ｐｓという械めて立ち上り時間の小さい高速信号出力電
流を、動作させるジョセフソン回路の入力捷で伝達させ
なければならない。ここで、出力を出すジョセフソン回
路は、通常の論理回路及びメモリ回路等のジョセフソン
回路の最終段のゲ−１・回路、あるいは、信号入力用と
して特別に設計されたジョセフノンドライバ回路である
。同一カードチップ間及び別カートチ、プ間を伝ばんし
てきた高速信号入力によりその入力に対応した出力を生
じるゲート回路は、ジョセフソンレシーバ回路である。

ここで、信号が伝ばんする伝送系についてさらに詳しく
述べておく。まず、同一カード別チップ間の信号伝送系
であるが、〔ジョセフソン回路あるいはジョセフソンド
ライバ回路→チップ上記線→接点→カード上配線→接点
→チップ上配線→ジョセフソンレシーバ回路〕となる。

別カードチップ間信号伝送系としては、〔ジョセフソン
回路→ドライバ回路→チ、プ上記線→接点→カード上配
線→マイクロコネクタ→配線基板上　３− 配線→マイクロコネクタ→カード上記線→接点→チップ
上配線→ジョセフンンレシーバ回路〕とな　′る。一方
、ジョセフソン回路を駆動するためのバイアス電流を作
る電源回路はチップ上に構成されている。ジョセフソン
回路は、信号を出力する状態になると、バイアス電流を
零に戻すまでその状態を保ち続けるという性質（う、チ
ングモード）を持っている。現在までに提案された電源
回路においては、入力に高周波電流を印加しないと、バ
イアス電流が周基的に零に々る状態を作り出せ々い。従
って、常温からチップ上電源回路まで高周波電流を供給
する必要がある。電源供給系も、〔配線基板上配線→マ
イクロコネクタ→カード上記線→接点→チップ上配線→
電源回路〕となり、電源供給系に高周波電流が流れると
、上記チップ間信号伝送系とカード間信号伝送系に対し
、キャパシティブ・インダクタンスな結合あるいはグラ
ンド電流結合をし、信号伝送系上に雑音電流を生じる。

この雑音電流は、ジョセフソンレシーバ回路の方向に伝
ばんするが、この値がレシーバ回路のしき　４− い値を越えると、レシーバ回路は他チップからの信号が
入力されていないのに出力を生じてしまう。

すなわち、誤動作を引き起こすことに々る。

この雑音電流による誤動作を防ぐために、本願発明者は
ジョセフソン量子干渉装置に入力される雑音電流による
磁場を極端に小さくし正常動作を確保するようにしたジ
ョセフソンレシーバ回路（％ｊｌｌ［５８−１４７３７
７号「ジョセフソンレシーバ回路」）を提案した。第４
図にその回路構成を示す。要点は第１の相互インダクタ
ンス１０と第２の相互インダクタンス１３が量子干渉装
置７に与える磁場を逆極性にする回路構成をとり、論理
信号工、と雑音電流の時間変化率の差を利用し、雑音電
流が量子干渉装置７に与える磁場だけを大きく低減する
ことにより、雑音電流に対し強いジョセフソンレシーバ
回路特性を持たせるものである。高速論理信号工１に対
しての正常動作を確保する上で、第１の相互インダクタ
ンス１０と第２の相互インダクタンス１３との間に構成
される遅延回路１１の遅延時間は、ロングライン９を伝
ばんしてきた高速論理信号Ｉ、の立ち上り時間より大き
く設定される。

まだ、遅延回路１１の構成法としては、（１）ロングラ
インと同一の構造を持つ線路（請求範囲（２））、（２
）比誘電率の大きい物質により絶縁層を形成する超伝導
ストリップ線路（請求範囲（３））、（３）集中定数イ
ンダクタンスＬとその両端の位置でグランドに接続され
る集中定数キャパシタンスＣからなるπ型受動素子回路
の直列接続等が上げ、られているが、いずれの場合も、
高速論理信号電流の反射を防止するためには遅延回路１
１の特性インピーダンスはロングライン９の特性インピ
ーダンスと等しくする必要がある。

しかしながら、特性インピーダンスを等しくできない状
況の場合には、高速論理信号が遅延回路で反射してしま
い、その反射波がロングライン９上を伝ばんしていき、
前段の論理メモリ回路、又は、ジョセフソンドライバ回
路を誤動作させる欠点を持つ。特性インピーダンスを等
しくできない状況は、特に遅延回路として比誘電率の大
きい物質により絶縁層を形成する超伝導ストリップ線路
を用いる場合に生じ易い。例えば、厚さ３０　ｎｍのＮ
ｂ２Ｏ５を絶縁層として用いる場合を考えてみる。

特性インピーダンスＺｏは下式で与えられる。

ここで、μ０．ε０は、それぞれ真空中の透磁率、誘電
率である。εａ＋ｔ０はそれぞれ絶縁層の比誘電率とそ
の厚さである。Ｗはストリップ線路幅である。

まだλＬｇ　、λＬ、はグランド超伝導体、線路超伝導
体のロンドンの侵入距離、ｔｇ＋ｔａは各々厚みである
。代表的値として６．　＝３０　、　ｔｏ　＝３０ｎｍ
　、λＬ、　＝　７０ｎｍ、λＬ、＝１５０ｎｍ、ｔ、
＝２００ｎｍ、ｔ＝２００ｎｍとする。ロングライン９
の特性インピーダンスは通常１０Ω程度にされるので、
遅延回路の特性インピーダンスをロングライン９の特性
インピーダンスと等しくするだめには、ストリップ線幅
Ｗは０５μｍ程度、すなわち、サブミクロンの加工を実
現しなければならない。しかしながら、視在の超伝導回
　７− 路製作技術においては５μｍ程度の加工しか可能でない
。したがって、Ｗ＝５μｍの時の遅延回路の特性インピ
ーダンスを計算すると約１０となり、ロングラインと遅
延回路との間でインピーダンス不整合が生じ、前記した
ように反射波を生じ、回路の誤動作を起こす欠点がある
。

本発明は、これ等の欠点を除去するため、ジョセフソン
量子干渉装置に入力される雑音電流による磁場を極端に
小さくして正常動作を確保すると共に、高速論理信号の
反射をなくし信号伝送系の正常動作を確保するようにし
たジョセフソンレシーバ回路を提供するものである。

以下図面により本発明の詳細な説明する。

第５図は本発明の実施例であシ、７は入力電流■！によ
り生じる磁場によりその出力電流ＩＬをスイッチングで
きる磁気結合型ジョセフソン量子干渉装置であり、外部
入力と相互インダクタンス結合を持つタイプの量子干渉
装置であればよい。８は信号伝送路（ロングライン）９
と接続されている第一のインダクタンスであり、１０は
量子干渉装置　８− ７に磁気的入力を与える第１の相互インダクタンスＭ、
である。１１はロングライン９を伝ばんしてくる高速論
理信号の立ち上り時間より大きい遅延時間を持ち、ロン
グライン９の特性インピーダンスＺｏとは異なり小さい
特性インピーダンスｚｌを持つ受動素子からなる遅延回
路である。第１のインダクタンス８と遅延回路１１との
間には、ロングライン９の特性インピーダンスｚｏと遅
延回路１１の特性インピーダンスＺｌとの差の抵抗値（
ＺｏＺｔ）を持つ抵抗２２が接続される。遅延回路１１
に直列に接続されているのは第２のインダクタンス１２
であり、第２の相互インダクタンス１３により量子干渉
装置７に磁気入力を与える。第１の相互インダクタンス
１０と第２の相互インダクタンス１３の量子干渉装置７
に対する磁気結合方向は逆である。すなわち、例えばロ
ングライン９から直流電流が印加されたとき、第１の相
互インダクタンス１Ｏと第２の相互インダクタンス１３
が量子干渉装置７に与える磁気入力はそれぞれ相反する
極性で加わり零になるように構成されている。１４は信
号伝送系の終端抵抗であり、遅延回路１１の特性インピ
ーダンスＺｌの抵抗値を持つ。電源電流によるクロスト
ーク又は、グランドノイズ等の雑音電流に対する本発明
の効果は、前記した特願昭５８−１４７３７７号「ジョ
セフソンレシーバ回路」と同一である。例えば、振幅Ｉ
Ｎ＋角周波数ωの高周波雑音電流がロングライン９の左
側方向からレシーバ入力、すなわち第一のインダクタン
ス８の方向に伝ばんしてきたとする。

第一のインダクタンス８を流れる雑音電流は１１＝ＩＮ
−ＩＮＳ石ωｔ　と表わすことができる。この雑音電流
が抵抗２２と遅延回路１１を通過して第二のインダクタ
ンス１２に流れると、この電流は第二のインダクタンス
１２を右側から左方向に流れ次式の様に示すことができ
る。

Ｉ２　＝ＩＮＳ石ω（ｔ−Ｄ）　・・・・・・・・・・
・・（１）ここで、Ｄは遅延回路１１の遅延時間である
。従って、量子干渉装置７に与える磁場は Φ＝Ｍ１　ＩＩ　−Ｍ２　Ｉ２　＝Ｍ１　ｌＮ５ｉ１１
ωｔ−Ｍ２　ＩＮ　ｓＩｎω（ｔ　−Ｄ　）　・＝・−
（２）となる。ここで、Ｍ１１Ｍ２は、それぞれ第一、
第二の相互インダクタンス１０　、１３の値である。通
常はＭ、＝Ｍ２＝Ｍとされるので、（２）式はΦ＝　Ｍ
　ＩＮ　（ｓｌ＋＋ωｔ−５ｉｎω（ｔ−Ｄ））＝　２
　Ｍ　ＩＨｓｉｎ　Ｔ　Ｄｃｔ１ｓω（ｔ　、　）　＝
−−曲（３）となる。この振幅値は、２ＭＩＨｓｌｎ　
Ｄ　となる。−方、逆極性結合の相互インダクタンスを
持たないレシーバ回路の場合には、干渉装置７に与える
雑音電流による磁場の振幅は ΦＮ＝ＭＩＮ　曲・・聞・・（４） となる。ここで、本発明による雑音電流減少効果を示す
パラメータとしてキャンセルパラメータＰが定義でき、
雑音磁束量比として次式で与えられる。

ｐ　−〇　−，２Ｍ　ＩＮ　Ｓ１ｎ　（晋Ｄ　）ΦＮ　
ＭＩＮ −２ｓｌｎ　（’４　Ｄ　）　＝開−−（５）ここで、
Ｐの値を具体的にめておくと、ωは電源電流高周波電流
の角周波数である。この電源型１１− 流は計算機の同期マシンクロックとしても用いられるこ
とになり、例えばマシンクロ、りが５ｎｓと仮定すると
、電源周波数ｆは１００ＭＨｚとなり、ω＝２πｆ＝２
π・１００ＭＨｚとなる。次に、遅延回路の遅延時間り
についてであるが、この値は信号Ｉｔ大入力より、量子
干渉装置が出力を生じ々ければならず、信号ＩＩの立ち
上り時間ｔｒよりも大きくしなければならない。通常、
ジョセフソン信号の立ち上シ時間ｔｒは２０〜３０　ｐ
ｓであり、この信号が伝送系の帯域制限等により波形歪
みを受けたとしても、レシーバに入力される直前の信号
Ｉｌの立ち上り時間は、７０〜８０ｐｓであると考えら
れる。そこで、Ｄとしては１００ｐｓ程度と設計してお
けばよい。ωとＤの値を（５）式に代入してＰをめると
Ｐは約６×１０−２　となり、実際の雑音電流に対して
６％以下に低減させることができ、結局雑音電流による
レシーバ回路の誤動作確率を低減させ得る。

以上述べたジョセフノン量子干渉装置に入力される雑音
電流による磁場の低減効果は、先に提出Ｌ　タ特願昭５
８−１４７３７７号［ジョセフソンレシー１２− バ回路」と同一であるが、本発明に特徴的な効果は以下
の高速論理信号伝送上の効果である。この議論を行なう
際、第１．第２のインダクタンスのインピーダンスはロ
ングライン９．抵抗２２．遅延回路９．抵抗１４のイン
ピーダンスに比べて小さいので、零として以下考えるこ
とにする。第１のインダクタンス８からロングライン９
を見たインピーダンスはロングライン９のインピーダン
スｚ０となる。一方、第１のインダクタンス８から抵抗
２２を見たインピーダンスは、遅延回路９の遅延時間が
ロングライン９を伝ばんしてくる高速論理信号の立ち上
り時間より大きいので、抵抗２２の抵抗値Ｚ０−Ｚｌと
遅延回路９のインピーダンスＺｌとの和、すなわちＺ、
となる。従って、第１のインダクタンス８から左右を見
たインピーダンスは共にＺｏとなりインピーダンス整合
が実現されている。まだ、第２のインダクタンス１２か
ら遅延回路１１を見たインピーダンスは同様に、信号立
ち上り時間と遅延時間の関係からｚｌとなる。一方、第
２のインダクタンス１２から抵抗１４を見たインピーダ
ンスは抵抗１４の抵抗値、すなわちＺｌと等しくしてあ
り、従ってこの点でのインピーダンス整合が実現されて
いる。

以上の様に、レシーバ回路の信号伝送系では、インピー
ダンス整合が実現されており、ロングライン９を伝ばん
してくる高速論理信号は反射をせず、前段回路、および
レシーバ回路の誤動作をなくすことができる。

また、第６図に示すように抵抗２２をロングライン９と
第一のインダクタンス８との間に入れてもよい。この場
合も同様に、その中間点から左右を見たインピーダンス
は等しくインピーダンス整合が実現される。

第７図は、第４図に示す従来の回路に０→１．０ｍＡの
ステップ電流を流したときの第一自己インダクタンス８
．ロングライン９．第二の自己インダクタンスにおける
各部波形（８）　、　（９）　、（６）を示している。

インピーダンスの不整合によシ、不整合点での反射が生
じ、信号波形には歪波形が含まれている。なお、ここで
ロングライン９の特性インピーダンスＺｏは１０Ω、遅
延回路１１のインピーダンスＺ１が１０で遅延時間は１
５０ｐｓ、第二の抵抗１４の抵抗Ｒ２は１Ωである。

第８図は、第５図に示す実施例における同様の各都電流
を示している。この場合には、第一の抵抗２２の抵抗値
Ｒ１は９Ωであるが、インピーダンス整合により反射が
全く生じないため、波形の乱れはない。

以上説明したように、本発明は電源電流による雑音電流
に極めて強い特性、かつ反射を生じさせない特性を持つ
ため、型温電流の大容量化、高周波化が実現でき、高速
・高密度ジョセフソン計算機の信号伝送系用レシーバ回
路として利用できる利点がある。

【図面の簡単な説明】

第１図は計算機実装法の一例の構成図、第２図は第１図
のチップボンディング部の拡大断面図、第３図はカード
、配線基板接続のマイクロコネクタの拡大断面図、第４
図は先願に提案したジョセ１５− フンンレンーバ回路構成例図、第５図および第６図は本
発明の実施例の回路図、第７図、第８図は本発明の詳細
な説明するだめの波形図である。 １・・・チップ、２・・・カード、３・・・ボード、４
・・・配線基板、５・・・接点、６・・・マイクロコネ
クタ、７・・・磁気結合型ジョセフソン量子干渉装置、
８・・・第一の自己インダクタンス、９・・・ロングラ
イン、１０・・・第一の相互インダクタンス、１１・・
・遅延回路、１２・・・第二の自己インダクタンス、１
３・・・第二の相互インダクタンス、１４・・・終端抵
抗（第二の抵抗）、２２・・・抵抗（第一の抵抗）。 特許出願人　日本電信電話公社 代理人　白水常雄 外１名 １６− 躬１０ 〒２図 ■

Claims (1)

【特許請求の範囲】
1. （１）磁気結合型ジョセフソン量子干渉装置と、ロング
   ラインを伝ばんしてくる電流により前記量子干渉装置に
   磁場を与える第一の自己インダクタンスと、前記第一の
   自己インダクタンスにより与えられる磁場と逆方向の磁
   場を前記量子干渉装置に与える第二の自己インダクタン
   スと、第一の抵抗と遅延回路と、第二の抵抗からなり、
   前記ロングライン、前記第一の自己インダクタンス、遅
   延回路、第二の自己インダクタンス、第二の抵抗の順に
   直列接続されるとともに、前記ロングラインと前記第一
   の自己インダクタンスとの間又は前記第一の自己インダ
   クタンスと前記遅延回路との間に前記第一の抵抗が直列
   に挿入されて構成され、前記遅延回路の遅延時間を前記
   ロングラインを伝ばんしてくる信号の立ち上り時間より
   大きクシ、前記第一の抵抗の抵抗値は前記ロングライン
   の特性インピーダンスと遅延回路の特性インピーダンス
   との差に相当し、また第二の抵抗の抵抗値は遅延回路の
   特性インピーダンスと整合するように定められているこ
   とを特徴とするジョセフソンレシーバ回路。