JPS60136155U - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60136155U JPS60136155U JP1984021906U JP2190684U JPS60136155U JP S60136155 U JPS60136155 U JP S60136155U JP 1984021906 U JP1984021906 U JP 1984021906U JP 2190684 U JP2190684 U JP 2190684U JP S60136155 U JPS60136155 U JP S60136155U
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor equipment
- semiconductor elements
- semiconductor
- potentials
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第゛1図は本考案による半導体装置の第1実施例を示す
平面図、第2図はその断面図、第3図は第2実施例を示
す平面図、第4図はその断面図、第5図は第3実施例を
示す断面図である。 符号の説明、1:リードフレーム、3,4゜8:半導体
素子、5:絶縁層。
平面図、第2図はその断面図、第3図は第2実施例を示
す平面図、第4図はその断面図、第5図は第3実施例を
示す断面図である。 符号の説明、1:リードフレーム、3,4゜8:半導体
素子、5:絶縁層。
Claims (1)
- リードフレーム上に絶縁層を介して複数個の半導体素子
をマウント・し、上記半導体素子のサブストレート電位
を所望の異なる電位に設定することを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984021906U JPS60136155U (ja) | 1984-02-17 | 1984-02-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984021906U JPS60136155U (ja) | 1984-02-17 | 1984-02-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60136155U true JPS60136155U (ja) | 1985-09-10 |
Family
ID=30513718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984021906U Pending JPS60136155U (ja) | 1984-02-17 | 1984-02-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60136155U (ja) |
-
1984
- 1984-02-17 JP JP1984021906U patent/JPS60136155U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60136155U (ja) | 半導体装置 | |
| JPS60183439U (ja) | 集積回路 | |
| JPS592159U (ja) | トランジスタ装置 | |
| JPS6117751U (ja) | テ−プキヤリア半導体装置 | |
| JPS60942U (ja) | 半導体装置 | |
| JPS6094836U (ja) | 半導体装置 | |
| JPS6052656U (ja) | 回路基板 | |
| JPS594636U (ja) | 半導体装置 | |
| JPS6142861U (ja) | 半導体装置 | |
| JPS5954961U (ja) | 半導体装置 | |
| JPS5812949U (ja) | 半導体集積回路の多層配線構造 | |
| JPS58177944U (ja) | 半導体装置 | |
| JPS6138954U (ja) | 半導体装置 | |
| JPS60169860U (ja) | 混成集積回路 | |
| JPS60163744U (ja) | 半導体集積回路装置 | |
| JPS6115755U (ja) | 抵抗体内蔵半導体装置 | |
| JPS5970339U (ja) | 解析用パツドを有する集積回路装置 | |
| JPS6020159U (ja) | 集積回路半導体装置 | |
| JPS6117737U (ja) | 半導体装置 | |
| JPS6127255U (ja) | ボンデイングパツドに表示を付けた半導体素子 | |
| JPS5899841U (ja) | 半導体装置 | |
| JPS5881949U (ja) | 集積回路基板 | |
| JPS5829875U (ja) | 混成集積回路 | |
| JPS6127248U (ja) | リ−ドフレ−ム | |
| JPS58147278U (ja) | 混成集積回路装置 |