JPS60137132A - リニア周波数変換回路 - Google Patents
リニア周波数変換回路Info
- Publication number
- JPS60137132A JPS60137132A JP58250493A JP25049383A JPS60137132A JP S60137132 A JPS60137132 A JP S60137132A JP 58250493 A JP58250493 A JP 58250493A JP 25049383 A JP25049383 A JP 25049383A JP S60137132 A JPS60137132 A JP S60137132A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- counter
- motor
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＤＯモータ、ステッピングモータ等の速度制
御を行うのに使用されるリニア周波数変換回路に関する
ものである。
御を行うのに使用されるリニア周波数変換回路に関する
ものである。
従来例の構成とその問題点
ステッピングモータ等の速度を周波数により制御するこ
とが行われている。
とが行われている。
この場合、ステッピングモータの速度は駆動回路への入
力信号のパルスの周波数に対応しており、起動し得る周
波数はそれぞれ決まっており（自起動周波数）、この自
起動周波数を越えた高い周波数を与えると脱調と呼ばれ
る。１す動できな・い状態と々る。さらに、定常周波数
で回転している状態から瞬時に周波数を増（減）速した
場合にもその変化率が大きい場合脱調することがある。
力信号のパルスの周波数に対応しており、起動し得る周
波数はそれぞれ決まっており（自起動周波数）、この自
起動周波数を越えた高い周波数を与えると脱調と呼ばれ
る。１す動できな・い状態と々る。さらに、定常周波数
で回転している状態から瞬時に周波数を増（減）速した
場合にもその変化率が大きい場合脱調することがある。
この脱調を生じないために駆動周波数を徐々に増加（減
少）させることが行われている。その方法の従来例を以
下に示す。第１の例１ｄ、レジスターを設けて、係り入
力とステッピングモータへ送り込んだパルスとの遅れ量
を常に記憶し、ｌ！Ｊ間遅れをもたせてレジスターから
パルス列を払い出すようにする力θ、例であり、？Ｐｊ
２の例としてｔ−１：マイコンを用い／、一方法でソフ
トにより駆動パルスの周波数を、起動の場合は０から設
定周波数まで徐々ににげていき、停止Ｉ−の場合はその
逆に徐々に下げていき、回転中に回転数を切替える場合
にはその差分を計算しそれに応じて変化させる方法例で
ある。
少）させることが行われている。その方法の従来例を以
下に示す。第１の例１ｄ、レジスターを設けて、係り入
力とステッピングモータへ送り込んだパルスとの遅れ量
を常に記憶し、ｌ！Ｊ間遅れをもたせてレジスターから
パルス列を払い出すようにする力θ、例であり、？Ｐｊ
２の例としてｔ−１：マイコンを用い／、一方法でソフ
トにより駆動パルスの周波数を、起動の場合は０から設
定周波数まで徐々ににげていき、停止Ｉ−の場合はその
逆に徐々に下げていき、回転中に回転数を切替える場合
にはその差分を計算しそれに応じて変化させる方法例で
ある。
第１図は従来例の第１に示した周波数変車にょるモータ
速度制御方法の系統図である。入力パルスＣ，にと駆動
パルスＣＰをアップダウンカウンタ１のアップ、ダウン
入力端子にそれぞれ入力し、カウンタ１の出力値をＤ／
Ａコンバータ２によりアナログ値に変換する。このアナ
ログ値は安定峙には入力パルスＧＫの周波数と比例した
値となり、入力パルスＧＫの周波数が変化した場合には
、その周波数に対応したアナログ値まで徐々に変化する
。このアナログ値をＶ／Ｆコンバータ（電圧−周波数変
換器）３により周波数に対応させ発振させて駆動パルス
ｃｐを得る。駆動パルスｃｐは入力パルスＧＫの変化に
対して時定数をもって変化する。駆動パルスＣＰはアッ
プダウンカウンタ１のダウン入力端子に帰還され、入力
パルスａＸと一致するまでアップダウンカウンタ１をさ
らにカウントする。この駆動パルスＣＰをモータドライ
バ４に入力し、モータ５を回転させることによりモータ
５の回転数を徐々に所望の値に変化させることができる
。
速度制御方法の系統図である。入力パルスＣ，にと駆動
パルスＣＰをアップダウンカウンタ１のアップ、ダウン
入力端子にそれぞれ入力し、カウンタ１の出力値をＤ／
Ａコンバータ２によりアナログ値に変換する。このアナ
ログ値は安定峙には入力パルスＧＫの周波数と比例した
値となり、入力パルスＧＫの周波数が変化した場合には
、その周波数に対応したアナログ値まで徐々に変化する
。このアナログ値をＶ／Ｆコンバータ（電圧−周波数変
換器）３により周波数に対応させ発振させて駆動パルス
ｃｐを得る。駆動パルスｃｐは入力パルスＧＫの変化に
対して時定数をもって変化する。駆動パルスＣＰはアッ
プダウンカウンタ１のダウン入力端子に帰還され、入力
パルスａＸと一致するまでアップダウンカウンタ１をさ
らにカウントする。この駆動パルスＣＰをモータドライ
バ４に入力し、モータ５を回転させることによりモータ
５の回転数を徐々に所望の値に変化させることができる
。
以上はステッピングモータの例を示したがＤＣモータを
同様に周波数によシ速度制御する場合にも用いられる。
同様に周波数によシ速度制御する場合にも用いられる。
以上示しだ従来例にはそれぞれ次のような問題点がある
。第１の例においてばＤ／Ａコンバータ。
。第１の例においてばＤ／Ａコンバータ。
Ｖ／Ｆコンバータなど回路上複雑となる。第２の例では
機能に対して構成は簡単となるが高価となる。
機能に対して構成は簡単となるが高価となる。
発明の目的
本発明はＤＣモータ、ステッピングモータ等の速度制御
を行う際に、入力周波数の急激な変化に対して常に徐々
に応答することができ、構成が非常に簡単なリニア周波
数変換回路を提供することを目的とするものである。
を行う際に、入力周波数の急激な変化に対して常に徐々
に応答することができ、構成が非常に簡単なリニア周波
数変換回路を提供することを目的とするものである。
発明の構成
本発明は上記目的を達成するためになされたもので、あ
る周波数で発振している発振器と、前記発振器の出力パ
ルス信号をカウントするカウンタと、前記カウンタの出
力データ値に基づいて分周比を決定する分周回路と、前
記分周回路の出力データと外部より与えられる分周比デ
ータとの比較を行うデジタル比較器と、前記分周回路よ
シ分周された周波数と基準周波数とを一致させるＰＬＬ
回路とから少々くとも構成されるリニア周波数変換回路
を提供するものである。
る周波数で発振している発振器と、前記発振器の出力パ
ルス信号をカウントするカウンタと、前記カウンタの出
力データ値に基づいて分周比を決定する分周回路と、前
記分周回路の出力データと外部より与えられる分周比デ
ータとの比較を行うデジタル比較器と、前記分周回路よ
シ分周された周波数と基準周波数とを一致させるＰＬＬ
回路とから少々くとも構成されるリニア周波数変換回路
を提供するものである。
実施例の説明
以下に本発明の実施例を図面により説明する。
第２図は本発明の一実施例に卦けるリニア周波数変換回
路を用いてモータを駆動する場合の系統図である。
路を用いてモータを駆動する場合の系統図である。
図においてＧＫは基準となる人力周波数であり、ｃｐは
基準周波数ＧＫより周波数変換された出力パルス周波数
である。ＰＬＬ回路６は、ＣＫとｃｐをＬ分周回路７に
よりπに分周した周波数とが入力され一致するように動
作する。したがって、ＣＰ＝ＮＸＣＫとなる。Ｒ分周回
路７の分周比データＮはカウンタ８により得られる。カ
ウンタ８のデータＮは発振器９の出力パルスをカウント
することて可変される。分周比設定回路１０より所望の
分周比データＮＯを設定される。デジタル比較器１１は
設定分周比データＮＯと分周比Ｎとの比較を行う。出力
パルス周波数Ｇ Ｐ ｌｄモータドライバ４に入力され
モータ５を駆動する。
基準周波数ＧＫより周波数変換された出力パルス周波数
である。ＰＬＬ回路６は、ＣＫとｃｐをＬ分周回路７に
よりπに分周した周波数とが入力され一致するように動
作する。したがって、ＣＰ＝ＮＸＣＫとなる。Ｒ分周回
路７の分周比データＮはカウンタ８により得られる。カ
ウンタ８のデータＮは発振器９の出力パルスをカウント
することて可変される。分周比設定回路１０より所望の
分周比データＮＯを設定される。デジタル比較器１１は
設定分周比データＮＯと分周比Ｎとの比較を行う。出力
パルス周波数Ｇ Ｐ ｌｄモータドライバ４に入力され
モータ５を駆動する。
次に本実施例の動作について説明する。
基準周波数ＧＫにある値が入力されモータ５が定速で回
転しており、分周回路７の分周比Ｎが分周比設定回路１
０の設定分周比ＮＯと一致している状態について考える
。
転しており、分周回路７の分周比Ｎが分周比設定回路１
０の設定分周比ＮＯと一致している状態について考える
。
今この状態から設定分周比ＮＯの値を大きくした場合、
デジタル比較器１１はＮｏとＮを比較しＮｏ ’） Ｎ
という結果を出力し、カウンタ８を・動作さぜ発振器９
の出力パルスによりカウントアツプを行°う。
デジタル比較器１１はＮｏとＮを比較しＮｏ ’） Ｎ
という結果を出力し、カウンタ８を・動作さぜ発振器９
の出力パルスによりカウントアツプを行°う。
−デジタル比較器１１がＮＯとＮを比較しＮｏ＝Ｎとな
った時点でカウンタ８のカウントアツプを停止させる。
った時点でカウンタ８のカウントアツプを停止させる。
この過程で出力周波数ｃｐはＮ−ＧＫよりＮＯ・ＯＫに
段階的に上昇し、これに基づきモータ５の回転数もリニ
アに上昇する。
段階的に上昇し、これに基づきモータ５の回転数もリニ
アに上昇する。
逆にＮｏ（Ｎという設定変更をした場合にはカウンタ８
がカウントダウンしてＮｏ＝Ｎに一致させ、出力周波数
ＣＰが段階的に下降しモータ５の回転数も下降する。
がカウントダウンしてＮｏ＝Ｎに一致させ、出力周波数
ＣＰが段階的に下降しモータ５の回転数も下降する。
この場合の実際のモータ６の動作は一定周波数で一定回
転数に制御されている状態でステップ的に設定回転数が
変化した場合にあたるが、モータ５の回転数はステップ
的に変化するのではなく徐々に変化する。したがって脱
調を生じるようなことはない。周波数ｃｐの変化率は発
振器９の発振周波数により、この発振周波数はモータ５
の負荷による応答遅れ時間によって決定される。
転数に制御されている状態でステップ的に設定回転数が
変化した場合にあたるが、モータ５の回転数はステップ
的に変化するのではなく徐々に変化する。したがって脱
調を生じるようなことはない。周波数ｃｐの変化率は発
振器９の発振周波数により、この発振周波数はモータ５
の負荷による応答遅れ時間によって決定される。
本’ＪＪＧｉ例はモータ５の起動時にもステップ的に回
転数が変化することなく徐々に変化させることができる
。起動時には基準周波数ＧＫにある値を人力し、発振器
９を発振さぜ、カウンタ８を１にリセットする。また停
止時にはＧ Ｋ ＝ ｏとなるように基準周波数ＯＫを
制御すれば良い。
転数が変化することなく徐々に変化させることができる
。起動時には基準周波数ＧＫにある値を人力し、発振器
９を発振さぜ、カウンタ８を１にリセットする。また停
止時にはＧ Ｋ ＝ ｏとなるように基準周波数ＯＫを
制御すれば良い。
このように本実施例では起動、停止動作のみならず周波
数間の変換を自由に行うことができる。
数間の変換を自由に行うことができる。
なお本発明はモータに限られることなく周波数変換をと
もなうものに適用されることはもちろんである。
もなうものに適用されることはもちろんである。
発明の効果
以上要するに本発明は発振器と、前記発振器の出力パル
ス信号を計数するカウンタと、前記カウンタの出力デー
タと所望の分周比データとの比較を行うデジタル比較器
と、前記デジタル比較器の比較結果により制御される前
記カウンタの出力データ値に基づいて決定された分周比
を有する分周回路と、前記分周回路より分周された周波
数と入力周波数とを一致させるＰＬＬ回路とを具備する
ことを特徴とするリニア周波数変換回路を提供するもの
で、周波数変換をゆるやかに行うことができ、しかもそ
の回路がＰＬＬ回路をメインとし分周回路、カウンタ回
路、比較回路という非常に簡単な構成で可能となり、ま
た本発明をモータ等の速度制御に適用した場合、モータ
等の起動停止のみならず回転数の上昇下降の際も脱調を
起こすことなくゆるやかに追従することができる利点を
有する。
ス信号を計数するカウンタと、前記カウンタの出力デー
タと所望の分周比データとの比較を行うデジタル比較器
と、前記デジタル比較器の比較結果により制御される前
記カウンタの出力データ値に基づいて決定された分周比
を有する分周回路と、前記分周回路より分周された周波
数と入力周波数とを一致させるＰＬＬ回路とを具備する
ことを特徴とするリニア周波数変換回路を提供するもの
で、周波数変換をゆるやかに行うことができ、しかもそ
の回路がＰＬＬ回路をメインとし分周回路、カウンタ回
路、比較回路という非常に簡単な構成で可能となり、ま
た本発明をモータ等の速度制御に適用した場合、モータ
等の起動停止のみならず回転数の上昇下降の際も脱調を
起こすことなくゆるやかに追従することができる利点を
有する。
第１図は従来の周波数変換によるモータの速度制御方法
を示す系統図、第２図は本発明の〜実施例におけるリニ
ア周波数変換回路を用いたモータの速度制御を示す系統
図である。 ４・・・−・モータドライバ、５−・・・モータ、６−
・・・・ＰＬＬ回路、７ ・π分周回路、８・・・カウ
ンタ、９ ・・・発振器、１０−・分周比設定回路、１
１ ・デジタル比較器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
を示す系統図、第２図は本発明の〜実施例におけるリニ
ア周波数変換回路を用いたモータの速度制御を示す系統
図である。 ４・・・−・モータドライバ、５−・・・モータ、６−
・・・・ＰＬＬ回路、７ ・π分周回路、８・・・カウ
ンタ、９ ・・・発振器、１０−・分周比設定回路、１
１ ・デジタル比較器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (1)
- 発振器と、前記発振器の出力パルス信号を計数するカウ
ンタと、前記カウンタの出力データと所望の分周比デー
タとの比較を行うデジタル比較器と、前記デジタル比較
器の比較結果により制御される前記カウンタの出力デー
タ値に基づいて決定された分周比を有する分周回路と、
前記分周回路より分周された周波数と入力周波数とを一
致させるＰ’ＬＬ回路とを具備することを特徴とするリ
ニア周波数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58250493A JPS60137132A (ja) | 1983-12-26 | 1983-12-26 | リニア周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58250493A JPS60137132A (ja) | 1983-12-26 | 1983-12-26 | リニア周波数変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60137132A true JPS60137132A (ja) | 1985-07-20 |
Family
ID=17208685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58250493A Pending JPS60137132A (ja) | 1983-12-26 | 1983-12-26 | リニア周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60137132A (ja) |
-
1983
- 1983-12-26 JP JP58250493A patent/JPS60137132A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3806821A (en) | Pulse rate ramping circuit | |
| JPS5914997B2 (ja) | 電動機の速度制御装置 | |
| US6121747A (en) | Electric motor controller | |
| US4680516A (en) | Motor speed control system | |
| US4278925A (en) | Phase-locked loop speed control system using programmable counter for frequency pulling | |
| JPS58500146A (ja) | マイクロプロセツサ制御によりマイクロ−ステツピングするチヤ−ト駆動装置 | |
| JPS60137132A (ja) | リニア周波数変換回路 | |
| US4382694A (en) | Timepiece circuit for compensating time lag joined with reset releasing | |
| JPH11178380A (ja) | モータ速度制御装置 | |
| JPS60137133A (ja) | リニア周波数変換回路 | |
| US4739237A (en) | PLL motor controller | |
| JP4067616B2 (ja) | モータ速度制御装置 | |
| JP2877314B2 (ja) | モータの速度制御装置 | |
| JPS5818814B2 (ja) | パルス幅可変回路 | |
| JPS5846897A (ja) | パルス・モ−タ制御方式 | |
| JP3296915B2 (ja) | モータ速度制御回路 | |
| JPS626880Y2 (ja) | ||
| JPS6130520B2 (ja) | ||
| JPH0811069Y2 (ja) | モータ制御装置 | |
| JPS5835040B2 (ja) | パルスモ−タ駆動装置 | |
| JP2998400B2 (ja) | モータの速度制御装置 | |
| JPS5996887A (ja) | サ−ボモ−タの回転数制御方法 | |
| JP2810556B2 (ja) | モータの誤動作防止回路 | |
| JPS6412191B2 (ja) | ||
| JPS6215036B2 (ja) |