JPS6412191B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は直流モータの制御方式に関し、特に速
度基準信号の周波数と、モータの回転数情報を与
えるモータ付属の速度周波数発電機から得られる
速度信号の周波数とを一致させて回転させるモー
タの速度位相制御装置に関する。

従来のレコードプレーヤ、テープレコーダなど
の音響機器に用いられるモータとして、普及機に
は、電圧をその回転速度基準とした速度制御モー
タを用いることが多かつたが、この方式は周囲温
度変化、電子部品の経年変化に対して充分に安定
な基準電圧をつくることが難しく、また負荷に対
しても速度偏差を生ずるという問題点を含んでい
た。

この問題を解決するため、高級機では速度制御
ループにさらに位相制御ループを加え、特にその
位相制御の比較基準として水晶発振器の出力のよ
うな高度安定性のあるものを使用することによつ
て回転数の安定性を高めているが、かかる方式は
速度制御ループ、位相制御ループの２つの制御ル
ープからなり、その２つの制御ループの動作が互
いに影響を及ぼしあうため、調整が複雑であり、
また構成も繁雑になり、さらに周囲温度の変化や
電子部品の経年変化に対し両者の動作点が移動
し、位相同期範囲が減少するなどの問題が存在し
ている。

さらに、モータに位相制御を施すに際しては、
位相同期引込みの安定性は極めて大きな問題であ
り、もし位相同期引込みが安定に行なわれないな
らば、モータが所定の回転速度で正常に回転しな
くなるだけでなく、その速度が大きく変動するハ
ンチング現象を生ずることがよく発生する。その
ため、モータに位相制御をかける場合は位相同期
引込みの安定性が非常に重要な要素となつてい
る。モータの位相同期引込み特性は幾つかの要因
によつて支配されるが、その中で重要なものの１
つにモータ自体の加減速トルクがある。位相同期
引込みを円滑に行なわしめるためには、基準速度
に達していなければ、それに相当する加速トルク
を発生せしめ、基準速度を越えていれば、それに
相当する減速トルクを発生せしめるような加速ト
ルクおよび減速トルクの両方向トルクを発生する
モータを使うことが必要条件となる。そのため従
来より位相制御を施すべきモータには、加速トル
クと減速トルクの両方向トルクを発生するモータ
が使用されることが多かつた。しかしながら両方
向トルクを発生するモータを実現するためには、
モータ電流の通電方向を切換えてやる必要があ
り、モータの駆動回路部がかなり複雑化し、コス
ト高を招く結果となつていた。

次に従来の直流モータを速度位相制御する場合
を第１図により説明する。第１図において、１は
基準信号発振器で、その出力はモータの速度位相
基準として位相差−電圧変換器２へ供給される。
７は直流モータで、その回転軸にはモータの回転
数に比例した周波数を発生する速度周波数発電機
８が接続されている。該速度周波数発電機８の出
力は波形整形回路９に接続され、波形整形された
後、前記位相差−電圧変換器２と速度−電圧変換
器３の両方に入力されている。前記位相差−電圧
変換器２は基準信号発振器１で得られる基準信号
と速度周波数発電機８の速度信号との位相差を電
圧に変換するものである。この変換された電圧を
位相差電圧信号と呼ぶことにする。前記速度−電
圧変換器３は速度周波数発電機８の速度信号をそ
の周波数に比例した電圧に変換するもので、この
電圧を速度電圧信号と呼ぶことにする。４は加算
器であり、前記位相差電圧信号と速度電圧信号を
加算する。次に加算された信号は直流増幅回路５
により増幅された後、直流モータ７を駆動する駆
動回路６に供給される。

上述の速度位相制御方式において、位相差電圧
信号を出力する位相制御ループ系と速度電圧信号
を出力する速度制御ループ系を併用するのは以下
の理由による。すなわちモータを含めた回転運動
系のトルクから回転速度への伝達関数で考える
と、モータの慣性モーメントは積分項であり、位
相制御ループ系は微分項となる。従つてこれだけ
ではこの負帰還制御系は数学的に発振状態にな
る。実際にはモータはハンチング現象を生ずる。
従つて系の安定性を回復させるためには必ず適正
なダンピングが必要であり、これが速度制御ルー
プ系に相当する。ダンピングが不足すれば特定の
周波数で共振現象が発生し不安定になると同時
に、回転数のワウフラツタも一般に悪化する。逆
にダンピングが深すぎると安定にはなるが、例え
ば起動時間がかかるなどという問題もおこる。ま
た速度制御ループ系は位相同期引込みを円滑に行
なわしめる働きもあつて、起動時には大きな起動
トルクを与え、同期化時には基準回転速度近傍ま
で近づけることによつて位相同期引込みを容易に
している。

ところが上記従来の速度位相制御方式は、第１
図において加算器４により位相差電圧信号と速度
電圧信号とが直流分を含めて加算しているため、
速度制御ループ系の速度電圧信号のドリフトが位
相制御ループ系に悪影響を及ぼし、最悪状態では
位相同期引込みが不可能となることがある。さら
に位相同期引込みを円滑に行なわしめるために、
直流モータの駆動回路６は加速トルクと減速トル
クの両方向トルクを発生できる構成でなければな
らず、回路が複雑でコスト高となる欠点がある。

上記問題の１つの解決方法として、前記速度電
圧信号は前記位相差電圧信号を微分しても得られ
ることに着目すれば、回路構成は極めて簡単とな
る。すなわち前記速度−電圧変換器３の代りに微
分回路を新たに設け、前記位相制御ループ系を主
体として、位相差電圧信号と、この位相差電圧信
号を微分回路で微分することにより得られる速度
電圧信号とを用いれば、速度電圧信号の直流分は
除外されるので、速度電圧信号の直流的ドリフト
は無視しうるようになるし、また従来の位相制御
ループ系と速度制御ループ系の２つのループ系に
より構成された速度位相制御方式と同等の制御特
性が得られる。

第２図に上記速度位相制御方式のブロツク図を
示す。図において第１図に示したブロツクと同一
機能を果すものについては同一の番号を付した。
第２図において、２０は微分回路で、位相差−電
圧変換器２で得られた位相電圧信号を微分して速
度電圧信号に変換するためのものである。前記位
相差−電圧変換器２で得られた位相差電圧信号と
前記微分回路２０で変換された速度電圧信号と
は、それぞれ増幅器２２および２１で増幅された
後、それぞれ加算器４に入力される。なお、ここ
で位相差電圧信号と速度電圧信号とを加算した後
増幅してもよい。前記加算器４で得られた加算信
号は駆動回路６に供給され、直流モータ７を制御
する。

第１図および第２図で使用される位相差−電圧
変換器としては、例えばサンプルホールド回路を
使用したものがある。その回路構成を第３図に示
す。図において、３３は充放電コンデンサで、定
電流源３２で充電され、リセツトスイツチ３１で
もつて放電（リセツト）される。前記リセツトス
イツチ３１は基準発振器１で得られたリセツトパ
ネルにより周期的に極めて短時間導通され、前記
充放電コンデンサ３３を放電させる。３４ａはバ
ツフア回路で、前記充放電コンデンサ３３の両端
の電圧を高インピーダンスで受けるために設けて
ある。３５はサンプリングスイツチで、前記充放
電コンデンサ３３両端に再生した電圧をホールド
コンデンサ３６に転送する。前記サンプリングス
イツチ３５は、前記速度周波数発電機８の速度信
号より得られるサンプリングパルスによつて極め
て短時間導通され、通常は開放されている。３４
ｂはバツフア回路で、ホールドコンデンサ３６の
電圧を受けて出力端子３７に出力する。第３図に
示したサンプルホールド型位相差−電圧変換器は
比較的較単な回路構成で実現できる。しかもサン
プルホールド回路は高域遮断特性の極めて優れた
一種のローパスフイルタであつて、その出力はリ
ツプルも位相おくれも少ないため、これを用いれ
ば非常に優れた位相差−電圧変換器を実現できる
という特徴がある。

第４図は第３図の位相差−電圧変換器の動作を
示す波形図である。第４図において、ａは前記基
準信号発振器１より得られるリセツトパルス、ｂ
は直流モータ７の回転軸に結合された速度周波数
発電機８の速度信号により得られるサンプリング
パルスである。ｃは第３図の充放電コンデンサ３
３両端の電圧波形を示すもので、前記定電流源３
２と前記リセツトスイツチ３１により前記リセツ
トパルスと同一周期の鋸歯状波が得られる。ｄは
ホールドコンデンサ３６両端の電圧波形を示し、
サンプリング時点における充放電コンデンサ３３
両端の電圧を次のサンプリング時点まで保持して
いる。

従つて第３図の端子３７には、基準信号発振器
１で得られる基準信号とモータ７に結合された速
度周波数発電機８の速度信号の位相差（第４図に
示したθに相当）に比例した電圧が得られる。

第５図は第３図のサンプルホールド型位相差−
電圧変換器の位相差−電圧特性を示したものであ
る。図より明らかなように、この種の位相差−電
圧変換器では、出力電圧は位相差入力に対して
2πの周期性を有しているため、０から2πまでの
位相差のみを検出するには十分であるが、それ以
上の位相差を検出することは不可能である。

かかる位相差−電圧変換器を第２図のブロツク
図で示したモータ位相制御方式に使用すれば、起
動時に充分な起動トルクが得られないばかりか、
モータは基準回転速度の整数倍の回転速度に誤同
期することがあり、所要の回転速度にモータを速
度制御できないという欠点を有する。さらに第２
図に示した速度位相制御装置では、速度電圧信号
を得るために位相差−電圧信号を微分回路に加え
て微分するので、第５図の位相差−電圧特性が示
す如く不連続点を有するような位相差−電圧変換
器を使用することは、該不連続点において速度電
圧信号にスパイク状のパルスを含むことになる。
その結果モータにはスパイク状のトルクが発生
し、著しい振動、騒音を発生することになる。ま
たこのスパイク状トルクによつてモータが安定に
かつ確実に同期引込みされる可能性は少なくな
る。

本発明は、上記の欠点を除去するために、モー
タが基準信号に同期しているか否かを判定する同
期検出回路を第２図のブロツク図で示す速度位相
制御装置に追加したもので、サンプルホールド回
路を用いた前記位相差−電圧変換器の持つ利点を
生かしながら、基準周波数との誤つた同期を防ぐ
と共に同期引込みを容易にするものであり、周囲
温度の変化や電子部品の経年変化に対しても極め
て安定で、しかも加速トルクしか発生しないモー
タであつても、位相同期引込みを安定にかつ確実
に行なえる直流モータの速度位相制御装置を提供
できるものである。

以下本発明の一実施例を図面に基づいて説明す
る。第６図は本発明のモータ速度位相制御装置を
示すブロツク図である。図において、第１図およ
び第２図に示したブロツクと同一機能を果すもの
については同一の番号を付した。第６図において
６２は同期検出回路で、基準信号発振器１で得ら
れる基準信号と速度周波数発電機８の出力を波形
整形回路９により波形整形して得られた速度信号
との両方が入力されている。この同期検出回路６
２は前期両入力の周波数の大小を比較するもの
で、速度信号の周波数が基準信号の周波数より小
さいときは加速指令を出力し、速度信号の周波数
が基準信号の周波数より大きいときは減速指令を
出力する。なお、速度信号と基準信号の周波数が
一致した同期状態では前記加速指令および減速指
令は出力しない。

前記同期検出回路６２の両出力はモータ制御回
路６１に供給されている。モータの回転速度が基
準速度よりも遅いかあるいはモータが停止状態に
ある場合には、前記同期検出回路６２は加速指令
を出力している。前記加速指令はモータに最大加
速トルクを発生せしめ、モータの回転速度を上昇
させる。前記加速指令によりモータは加速され、
モータの回転速度が基準速度に到達した時点で前
記加速指令は解除される。ところがモータの回転
速度がオーバーシユートして基準回転速度を上ま
わつたり、何らかの原因で上まわつたとき、上記
同期検出回路６２は減速指令を出力する。モータ
の駆動回路が加速トルクと減速トルクの両方向ト
ルクを発生するように構成されている場合には前
記減速指令によつて減速トルクを発生せしめ、あ
るいはモータの駆動回路が加速トルクしか発生し
ない構成の場合には、前記減速指令によつてモー
タ電流を遮断して加速トルクを除去しモータの回
転速度を減少させる。前記減速指令は同期状態に
おいて解除されるため、その結果モータの回転速
度は同期状態に引込まれる。

なお、後述するように第６図のモータ制御回路
６１に前記同期検出回路６２を付加することによ
つて、等価的に第６図のモータ制御回路に含まれ
る位相差−電圧変換器の位相差−電圧特性に飽和
特性を持たせることができる。したがつて位相差
電圧信号は微分可能となつて、前述した如く、こ
の信号を微分して得られる速度電圧信号にはスパ
イク状のパルスが含まれることはなく、モータは
安定にかつ確実に同期引込みされる。第７図は第
６図の位相同期検出回路６２に使用して有効な一
実施例の回路構成図である。図中の文字イ〜レは
第８図のそれぞれと対応している。第７図におい
て７１ａ，７１ｂはトリガー回路で、それぞれ基
準信号と速度信号が入力される。７２ａ，７２
ｂ，７２ｃはそれぞれ第１，第２，第３のRSフ
リツプフロツプ回路である。トリガー回路７１ａ
の出力端子は第１のアンド回路７４ａの１つの入
力端子に接続されているとともに第１のRSフリ
ツプフロツプ回路７２ａのセツト入力端子Ｓに接
続されている。またトリガー回路７１ｂの入力端
子は第２のアンド回路７４ｂの１つの入力端子に
接続されるとともに上記第１のRSフリツプフロ
ツプ回路７２ａのリセツト入力端子Ｒに接続され
ている。７３ａ，７３ｂ，７３ｃ，７３ｄはそれ
ぞれ第１，第２，第３，第４の遅延回路で、入力
パルスの立ち上り部分を一定時間だけ遅延させて
出力する。そのうち７３ａ，７３ｂは立下り部分
を遅延させることなく、それら入力に対応して出
力するものである。７３ｃ，７３ｄについては立
下り部分も遅延して出力するものであつてもよ
い。第１のRSフリツプフロツプ回路７２ａの出
力端子Ｑは第１の遅延回路７３ａを介して第１の
アンド回路７４ａの他方の入力端子に接続され、
出力端子は第２の遅延回路７３ｂを介して第２
のアンド回路７４ｂの他方の入力端子に接続され
ている。第１のアンド回路７４ａの出力端子は第
３のアンド回路７４ｃの１つの入力端子に接続さ
れているとともに、第２のRSフリツプフロツプ
回路７２ｂのセツト入力端子Ｓに接続されてい
る。また第２のアンド回路７４ｂの出力端子は第
４のアンド回路７４ｄの１つの入力端子に接続さ
れているとともに、第２のRSフリツプフロツプ
回路７２ｂのリセツト入力端子Ｒに接続されてい
る。以下同様に第３のアンド回路７４ｃの出力端
子は第３のRSフリツプフロツプ回路７２ｃのセ
ツト入力端子Ｓに接続され、第４のアンド回路７
４ｄの出力端子は第３のRSフリツプフロツプ回
路７２ｃのリセツト入力端子Ｒに接続されてい
る。第５のアンド回路７４ｅの２つの入力端子は
第２と第３のRSフリツプフロツプ回路の出力端
子Ｑにそれぞれ接続されて、加速指令を出力す
る。第６のアンド回路７４ｆの２つの入力端子は
第２と第３のRSフリツプフロツプ回路の出力端
子にそれぞれ接続されて、減速指令を出力す
る。

第８図は第７図の同期検出回路の動作を示す波
形図である。第８図において、イは基準信号、ロ
は波形整形された後の速度信号である。ハおよび
ニはそれぞれ前記トリガー回路７１ａ，７１ｂに
より得られるトリガーパルスで、図では基準信号
イと速度信号ロの前縁でトリガーパルスを発生し
ている。ホは第１のRSフリツプフロツプ回路７
２ａのＱ出力を示し、トリガーパルスハで“Ｈ”
となり、トリガーパルスニで“Ｌ”に反転され
る。

第８図ａは速度信号の周波数が基準信号の周波
数より低い場合、第８図ｂは速度信号と基準信号
の周波数が一致した場合の波形図を示したもので
ある。

第８図ａにおいて、速度信号ロの周波数は基準
信号イの周波数より低いので、トリガーパルスニ
の間にトリガーパルスハが２個以上存在する。上
記連続したトリガーパルスハのうち、第１番号の
トリガーパルスは第１のRSフリツプフロツプ回
路７２ａのＱ出力をホに示す如く“Ｈ”状態に反
転させる。ヘは第１の遅延回路７３ａによつて該
Ｑ出力ホの波形の前縁部分のみをトリガーパルス
の存続期間だけ遅延せしめられた波形を示す。ト
は第１のアンド回路７４ａの出力を示す。アンド
回路７４ａの２つの入力端子には、基準トリガー
パルスハと遅延回路７３ａの出力ヘが供給されて
いて、前記第１番目のトリガーパルスがアンド回
路７４ａの一方の入力端子に供給されたときは他
方の入力端子に供給された波形ヘは依然“Ｌ”状
態にあるため、第１番目のトリガーパルスは第１
のアンド回路７４ａの出力端子に出力されない。
次に連続したトリガーパルスのうち、第２番目以
降のトリガーパルスが第１のアンド回路７４Ａの
入力端子に供給されたときは、他方の入力端子に
供給された波形ヘは“Ｈ”状態となつているた
め、第２番目以降のトリガーパルスはそのまま第
１のアンド回路７４ａの出力端子に出力される。
従つて第１のアンド回路７４ａより出力された第
２番目以降のトリガーパルスは第２のRSフリツ
プフロツプ回路７２ｂのセツト端子Ｓに供給され
てＱ出力リを“Ｈ”状態にする。また速度信号ロ
の周波数が基準信号イの周波数より低い場合第２
のアンド回路７４ｂの出力端子よりトリガーパル
スが出力されることはなくチ、第２のRSフリツ
プフロツプ回路７２ｂはリセツトされることはな
い。従つて第１のアンド回路７４Ａより第３のア
ンド回路７４ｃに入力されるトリガーパルストは
すべて第３のアンド回路７４ｃの出力端子より出
力され、第３のRSフリツプフロツプ回路７２ｃ
のＱ出力カを“Ｈ”状態にする。以上の説明より
明らかなように、速度信号ロの周波数が基準信号
イの周波数より低い場合は、第２のRSフリツプ
フロツプ回路７２ｂおよび第３のRSフリツプフ
ロツプ回路７２ｃのＱ出力リおよびカはそれぞれ
“Ｈ”状態にある。その結果第５のアンド回路７
４ｃの出力端子は“Ｈ”状態となり、加速指令タ
を出力する。

以上述べたことは、速度信号ロの周波数が基準
信号イの周波数より高くなつた場合にも同様に対
応させることができるので説明を省略する。この
場合には第２のRSフリツプフロツプ回路７２ｂ
と第３のRSフリツプフロツプ回路７２ｃの出
力がそれぞれ“Ｈ”状態（Ｑ出力は“Ｌ”状態）
となるため、第６のアンド回路７４ｆの出力端子
は“Ｈ”状態となり、減速指令レが出力されるこ
とになる。

速度信号ロの周波数と基準信号イの周波数とが
一致した場合、すなわち同期状態における波形図
を第８図ｂに示す。同期状態においては、トリガ
ー回路７１ａおよび７１ｂより出力される両トリ
ガーパルスハおよびニは、基準信号イと速度信号
ロの位相差に相当する一定の期間をおいて交互に
現われ、どちらか一方のトリガーパルスが連続し
て現われることはない。従つて上記両トリガーパ
ルスハおよびニは第１のRSフリツプフロツプ回
路７２ａのＱ出力をホに示したように両トリガー
パルスハおよびニの位相差に相当する期間だけ
“Ｈ”状態にする。また両トリガーパルスハおよ
びニは第１，第２のアンド回路７４ａおよび７４
ｂの出力端子へ出力されることはないので、第２
のRSフリツプフロツプ回路７２ｂおよび第３の
RSフリツプフロツプ回路７２ｃの出力状態を変
化させることはなく、第２および第３のRSフリ
ツプフロツプ回路７２ｂおよび７２ｃのＱ出力は
それぞれ“Ｈ”，“Ｌ”または“Ｌ”，“Ｈ”状態に
固定されたままで第５のアンド回路７４ｅおよび
第６のアンド回路７４ｆより加速指令も減速指令
も出力されない。

なお、第７図に示した同期検出回路はすべてデ
ジタル回路で構成されているので、複雑な調整を
必要としない特徴を有する。

第９図は前記同期検出回路がモータの非同期状
態で出力する加速指令および減速指令のそれぞれ
に応じてモータを強制的に加速させたり減速させ
たりする方法を示す一実施例である。第９図の実
施例は第３図のサンプルホールド型位相差−電圧
変換器の構成を基本としたもので、図において同
一の機能を果すものについては同じ番号を付して
ある。９１は前記同期検出回路が加速指令を出力
している場合のみ開放されるスイツチ、９２は前
記同期検出回路が減速指令を出力している場合の
み導通され、充放電コンデンサ３３をリセツトさ
せるスイツチである。従つて加速指令が存在する
ときは、スイツチ９１が開放されているため、充
放電コンデンサ３３両端の電圧はリセツトされ
ず、飽和電圧まで達している。その結果出力端子
３７には充放電コンデンサ３３両端の上記飽和電
圧が出力され、モータの駆動回路には最大トルク
指令が与えられ、モータの回転速度を上昇させ
る。次に減速指令が存在するときは、スイツチ９
２は導通されて充放電コンデンサ３３の両端が短
絡されているので、充放電コンデンサ３３両端の
電圧は零となり、出力端子３７の電圧は零とな
る。その結果モータの回転速度は下降される。

なお、モータが同期引込みされている状態で
は、前記同期検出回路は加速指令も減速指令も出
力せず、スイツチ９１は導通され、スイツチ９２
は開放されているので、従来の第３図に示したサ
ンプルホールド型位相差−電圧変換器と全く同一
の機能を持ち、基準信号と速度信号との位相差に
比例した電圧を出力端子３７より出力する。

第１０図は第９図に示した位相差−電圧変換器
の持つ位相差−電圧特性を示したものである。第
１０図から明らかなように、第９図の位相差−電
圧変換器は、位相差−電圧特性に第５図に示すよ
うな周期性がなく、基準信号と速度信号の０から
2πまでの位相差については位相差に比例した電
圧を出力するが、位相差が０以下および2π以上
のときはそれぞれ一定電圧を出力する飽和特性を
有している。従つて位相差−電圧変換器で得られ
る位相差電圧信号は微分可能となつて微分して得
られる速度電圧信号にはスパイク状のパルスが含
まれず、モータは安全にかつ確実に位相同期引込
みされる。

第１１図は前記同期検出回路がモータの非同期
状態で出力する加速指令および減速指令のそれぞ
れに応じてモータを強制的に加速させたり減速さ
せたりする方法を示す他の一実施例である。第１
１図も第３図のサンプルホールド型位相差−電圧
変換器の構成を基本としたもので、図において同
一の機能を果たすものについては同じ番号を付し
てある。１１１は前記同期検出回路が加速指令を
出力している場合のみ導通されるスイツチで、加
速指令が存在するときバツフア回路３４ｂの入力
端子は抵抗１１３を介して電源ライン１１５に接
続されることになり、バツフア回路３４ｂの入力
端子３７より飽和電圧が出力される。１１２は同
期検出回路が減速指令を出力している場合のみ導
通されるスイツチで、減速指令が存在するときバ
ツフア回路３４ｂの入力端子は抵抗１１４を介し
て接地されることにより出力端子３７の電圧は零
となる。その結果第１１図の位相差−電圧特性
は、第９図と同様に、第１０図に示したような飽
和特性が得られる。

なお、前記同期検出回路の加速指令、減速指令
に応じてサンプルホールド型位相差−電圧変換器
に飽和特性を持たせる方法としては、例えば第３
図のサンプルホールド型位相差−電圧変換器に第
９図のスイツチ９２と第１１図のスイツチ１１１
と抵抗１１３を付加したものなど種々の組合せが
考えられることは明らかである。さらには同期検
出回路の加速指令、減速指令を位相差−電圧変換
器に加える代りに、次段の信号増幅段に加えても
同等の効果が得られることは明らかである。

以上の説明から明らかなように本発明によれ
ば、従来の優れた特性を有するサンプルホールド
型位相差−電圧変換器を用いながらも、位相同期
引込みが極めて安定でかつ確実に行なえる直流モ
ータの速度位相制御が可能となる。また位相制御
ループ系を主体として構成し、速度制御ループ系
は位相差電圧信号を微分して得ているため、回路
構成が簡単であり、しかも加速トルクしか発生し
ないモータであつても安定な位相同期引込みが可
能なため、モータの駆動回路を大巾に簡単化する
ことが可能となる。さらに起動時には強制的に最
大トルクを発生させるため、モータの起動時から
位相同期までに要する起動時間を短縮できる利点
を有する。

【図面の簡単な説明】

第１図は従来の速度位相制御方式を説明するブ
ロツク図、第２図は他の速度位相制御方式を説明
するブロツク図、第３図はサンプルホールド型位
相差−電圧変換器の回路構成図、第４図は第３図
に示す位相差−電圧変換器の動作を説明する波形
図、第５図は第３図の位相差−電圧変換器の位相
差−電圧特性図、第６図は本発明の一実施例を示
す回路構成図、第７図は本発明の同期検出回路の
一実施例を示す回路図、第８図ａ，ｂは第７図に
示した同期検出回路の動作を説明する波形図、第
９図は本発明に使用する位相差−電圧変換器の一
実施例を示す回路図、第１０図は第９図に示した
位相差−電圧変換器の位相差−電圧特性図、第１
１図は本発明に使用する位相差−電圧変換器の他
の一実施例を示す回路図である。 １……基準信号発振器、２……位相差−電圧変
換器、４……加算器、６……駆動回路、７……モ
ータ、８……速度周波数発電機、２０……微分回
路、３１……リセツトスイツチ、３３……充放電
コンデンサ、３５……サンプリングスイツチ、３
６……ホールドコンデンサ、６１……モータ制御
回路、６２……同期検出回路、７１ａ，７１ｂ…
…トリガー回路、７２ａ〜７２ｃ……RSフリツ
プフロツプ回路、７３ａ〜７３ｄ……遅延回路、
７４ａ〜７４ｆ……アンド回路、９１，９２，１
１１，１１２……スイツチ。

Claims (1)

1. 【特許請求の範囲】 １ モータの速度基準として基準信号パルスを発
   生する基準信号発振器と、モータの回転数に比例
   した周波数の速度信号を該モータから取り出して
   出力する速度周波数発電機と、上記速度信号を速
   度信号パルスに変換する波形整形回路と上記基準
   信号パルスと上記速度信号パルスとを比較し、そ
   の位相差に比例した位相差電圧信号を発生するサ
   ンプルホールド型位相差−電圧変換器と、上記位
   相差電圧信号を微分して微分信号を出力する微分
   回路と、上記位相差電圧信号と上記微分信号を加
   算して加算信号を出力する加算器と、上記加算信
   号に従つて該モータの駆動電流を制御する駆動回
   路と、上記基準信号パルスと上記速度信号パルス
   を比較して、速度信号パルス間に２個またはそれ
   以上の連続した基準信号パルスが生ずるときは加
   速指令を出力し、逆に基準信号パルス間に２個ま
   たはそれ以上の速度信号パルスが生ずるときは減
   速指令を出力し、基準信号パルスと速度信号パル
   スとが交互に生ずるときは、上記加速指令も減速
   指令も出力しない同期検出回路と、少なくとも前
   記サンプルホールド型位相差−電圧変換器を構成
   する充放電コンデンサもしくはホールドコンデン
   サに接続され、前記同期検出回路の出力に応じて
   前記充放電コンデンサまたはホールドコンデンサ
   の蓄積電圧を制御してモータの駆動電流を制御す
   るスイツチ要素と、前記同期検出回路の出力に応
   じて前記のスイツチ要素を開閉することによりモ
   ータの駆動電流を制御して前記基準信号パルスと
   前記速度信号パルスとが交互に発生するように制
   御し、前記基準信号パルスと前記速度信号パルス
   とが交互に発生するときは前記加算器の加算信号
   に応じてモータの駆動電流を制御するように構成
   したことを特徴とするモータの速度位相制御装
   置。 ２ 同期検出回路は、基準信号と速度信号に基づ
   いてそれぞれ基準トリガーパルスと速度トリガー
   パルスを発生する２つのトリガー回路と、該基準
   トリガーパルスと速度トリガーパルスが入力され
   る第１のRSフリツプフロツプ回路と、該第１の
   RSフリツプフロツプ回路の２出力端子Ｑ，に
   それぞれ接続されて、該２出力波形の少なくとも
   前縁部分を上記基準トリガーパルスおよび速度ト
   リガーパルスの存続期間またはそれ以上遅延させ
   て出力する第１、第２の遅延回路と、上記基準ト
   リガーパルスと第１の遅延回路の出力信号また上
   記速度トリガーパルスと第２の遅延回路の出力信
   号のそれぞれの論理積を出力する第１、第２のア
   ンド回路と、該第１、第２のアンド回路の出力パ
   ルスが入力される第２のRSフリツプフロツプ回
   路と、該第２のRSフリツプフロツプ回路の２出
   力端子Ｑ，にそれぞれ接続されて、上記第１、
   第２のアンド回路の出力パルスの存続期間または
   それ以上遅延させて出力する第３、第４の遅延回
   路と、上記第１のアンド回路と第３の遅延回路の
   出力信号また上記第２のアンド回路と第４の遅延
   回路の出力信号のそれぞれの論理積を出力する第
   ３、第４のアンド回路と、該第３、第４のアンド
   回路の出力パルスが入力される第３のRSフリツ
   プフロツプ回路と、上記第２および第３のRSフ
   リツプフロツプ回路の２出力端子Ｑ，のそれぞ
   れの出力信号の論理積をそれぞれ出力する第５、
   第６のアンド回路とから構成され、前記速度信号
   の周波数が前記基準信号の周波数より低いとき第
   ５のアンド回路出力端子から加速指令を出力し、
   逆に速度信号の周波数が基準信号の周波数より高
   いとき第６のアンド回路出力端子から減速指令を
   出力し、速度信号の周波数と基準信号の周波数と
   が一致したときには上記加速指令も減速指令も出
   力しないようにしたことを特徴とする特許請求の
   範囲第１項記載のモータの速度位相制御装置。