JPS60139028A - 伝送符号の誤り制御回路 - Google Patents
伝送符号の誤り制御回路Info
- Publication number
- JPS60139028A JPS60139028A JP24687683A JP24687683A JPS60139028A JP S60139028 A JPS60139028 A JP S60139028A JP 24687683 A JP24687683 A JP 24687683A JP 24687683 A JP24687683 A JP 24687683A JP S60139028 A JPS60139028 A JP S60139028A
- Authority
- JP
- Japan
- Prior art keywords
- errors
- code
- information
- error control
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、伝送符号の誤り制御回路に関し、特にデー
タ伝送を行なう場合の符号誤り制御に関するものである
。
タ伝送を行なう場合の符号誤り制御に関するものである
。
従来この種の装置として第１図に示すものがあった。図
において、１は情報入力点、２，３はＭＯＤ２加算によ
る第１．第２の割算回路、４．５は第１．第２の割算回
路２，３にそれぞれ異なる生成多項式による除数を与え
る除数供給回路（図中、Ｇｌ （Ｘ）、Ｇ２ ぐＸ）と
記す）、６は誤りパターンを見つける誤り検出回路、７
．８は第１゜第２のスイッチ、９は情報入力点１からの
情報を一時蓄えるシフトレジスタ（図中ｓＲＧと記す）
、１０は第１．第２のスイッチ７．８を制御するスイッ
チ制御回路、１１は誤り訂正を行なうＭＯＤ２加算器、
１２は正しい情報を取り出す出力点である。１３．１４
は第１．第２の割算回路２，３の出力である。
において、１は情報入力点、２，３はＭＯＤ２加算によ
る第１．第２の割算回路、４．５は第１．第２の割算回
路２，３にそれぞれ異なる生成多項式による除数を与え
る除数供給回路（図中、Ｇｌ （Ｘ）、Ｇ２ ぐＸ）と
記す）、６は誤りパターンを見つける誤り検出回路、７
．８は第１゜第２のスイッチ、９は情報入力点１からの
情報を一時蓄えるシフトレジスタ（図中ｓＲＧと記す）
、１０は第１．第２のスイッチ７．８を制御するスイッ
チ制御回路、１１は誤り訂正を行なうＭＯＤ２加算器、
１２は正しい情報を取り出す出力点である。１３．１４
は第１．第２の割算回路２，３の出力である。
次に動作について説明する。
入力点１より与えられる入力情報は、スイッチ制御回路
１０により制御される第１のスイッチ７を通してシフト
レジスタ９に入力されると同時に、第１．第２の割算回
路２．３に入力される。ここで、上記スイッチ制御回路
１０は、最初第１のスイッチ７を導通させ、第２のスイ
ッチ８を非導通とした後、所定の情報入力数をカウント
して上記第１のスイッチ７を非導通とする。誤り検出回
鴎６は第１．第２の割算回路２，３より出力される信号
１３．１４により誤りの検出を行ない、第２のスイッチ
８を通して誤り訂正回路】ｌに誤り訂正信号を出力する
。第２のスイッチ８はシフトレジスタ９より所定の情報
が送出された後、再び非導通とされる。この様にして、
誤り訂正が実行される。
１０により制御される第１のスイッチ７を通してシフト
レジスタ９に入力されると同時に、第１．第２の割算回
路２．３に入力される。ここで、上記スイッチ制御回路
１０は、最初第１のスイッチ７を導通させ、第２のスイ
ッチ８を非導通とした後、所定の情報入力数をカウント
して上記第１のスイッチ７を非導通とする。誤り検出回
鴎６は第１．第２の割算回路２，３より出力される信号
１３．１４により誤りの検出を行ない、第２のスイッチ
８を通して誤り訂正回路】ｌに誤り訂正信号を出力する
。第２のスイッチ８はシフトレジスタ９より所定の情報
が送出された後、再び非導通とされる。この様にして、
誤り訂正が実行される。
しかるにこのような従来の装置においては、人々情報に
多幣の誤りが発生した場合に誤訂正を行なうという問題
があった。
多幣の誤りが発生した場合に誤訂正を行なうという問題
があった。
（’ｊ：：：：） 、、、９．６ゆｅｍｈ−ｃｔｘｓｈ
−ｔ：・６（Ｄ？’、予め記憶された情報と入力情報と
の着果が５、隼送符号のシンドロームが持つ符号間距離
に基づく誤り許容範囲内かどうかを検出し、誤り許容範
囲内であれば所定の情報が入力、されたとして正しい情
報を出力し、誤り許容範囲を越えていれば入力情報を不
正情報として誤り訂正を行なわないようにすることによ
り、誤訂正を除去することができる（云送笹号の誤り制
御回路を提供することを目的としている。
−ｔ：・６（Ｄ？’、予め記憶された情報と入力情報と
の着果が５、隼送符号のシンドロームが持つ符号間距離
に基づく誤り許容範囲内かどうかを検出し、誤り許容範
囲内であれば所定の情報が入力、されたとして正しい情
報を出力し、誤り許容範囲を越えていれば入力情報を不
正情報として誤り訂正を行なわないようにすることによ
り、誤訂正を除去することができる（云送笹号の誤り制
御回路を提供することを目的としている。
□〔発明の実施例〕
以下、本発明の一実施例を図について説明する。
第２図において、ｌは情報入力点、９は直列に入力され
る情報を蓄積し、該情報を逐次出力するシフトレジスタ
、２１は該シフトレジスタ９から出力される所定の情報
点数の並列出カバターン、２４〜２６！よ伝送符号のシ
ンドロームが所定の符号間距離を有するところの符号の
−ｔｉ＝ｉｂ哨各符号（シンドローム）のパターンを予
め記憶しており、上記シフトレジスタ９からの並列出カ
バターン２１、と上記記憶している各符号のパターンと
を照合し、両パターンが一致するか、その差異が誤り許
容範囲内か、又はそれ以上かを検出し、誤り許容範囲内
のとき誤り訂正を行ない、それ以上のとき誤り訂正を行
なわない第１ないし第ｎの一致検出誤り制御回路、２７
〜２９は誤り訂正された正しい情報の出力である。
る情報を蓄積し、該情報を逐次出力するシフトレジスタ
、２１は該シフトレジスタ９から出力される所定の情報
点数の並列出カバターン、２４〜２６！よ伝送符号のシ
ンドロームが所定の符号間距離を有するところの符号の
−ｔｉ＝ｉｂ哨各符号（シンドローム）のパターンを予
め記憶しており、上記シフトレジスタ９からの並列出カ
バターン２１、と上記記憶している各符号のパターンと
を照合し、両パターンが一致するか、その差異が誤り許
容範囲内か、又はそれ以上かを検出し、誤り許容範囲内
のとき誤り訂正を行ない、それ以上のとき誤り訂正を行
なわない第１ないし第ｎの一致検出誤り制御回路、２７
〜２９は誤り訂正された正しい情報の出力である。
入力点１より与えられる入力情報はミシフトレジスタ９
に一時蓄積され、所”定の情報点数の並列出カバターン
２１が順次複数め一致検出誤り制御回路２４〜２６に送
られる。この一致検出誤り制御回路２４〜２６は、上記
シフトレジスタ９から致又は誤りの数を検出し、該誤り
数が上鮎誤り許容範囲の値以下である場合は、その誤り
を訂正する。即ち、例えば、入力情報として、Ｂ′ｄ′
ｌ□Ｈ′ｒｆ号が選択されている場合、該Ｂ上Ｈ符号は
客符萼間の符号間距離が一定値に定められており□、１
１′入力情報を予め記憶している符号のパターンとｄ麺
輿が該符号間距離に基いて設定され′４誤りｌＦＦ−範
囲内になる一致検出誤り制御回路のみが入力ｉ（−を誤
り訂正して′出力し、その結果該出力が入カー報の誤り
を除去された復号出力と咄も： また、上記一致検出誤り制御御回路２４−２６で検出さ
れた誤りの数が、上記誤り許容範囲の値以上の場合は、
入力された情報は不正情報として捨てられ、いずれの一
致検出誤り制御回路２４〜２６からも信号は出力されな
い。
に一時蓄積され、所”定の情報点数の並列出カバターン
２１が順次複数め一致検出誤り制御回路２４〜２６に送
られる。この一致検出誤り制御回路２４〜２６は、上記
シフトレジスタ９から致又は誤りの数を検出し、該誤り
数が上鮎誤り許容範囲の値以下である場合は、その誤り
を訂正する。即ち、例えば、入力情報として、Ｂ′ｄ′
ｌ□Ｈ′ｒｆ号が選択されている場合、該Ｂ上Ｈ符号は
客符萼間の符号間距離が一定値に定められており□、１
１′入力情報を予め記憶している符号のパターンとｄ麺
輿が該符号間距離に基いて設定され′４誤りｌＦＦ−範
囲内になる一致検出誤り制御回路のみが入力ｉ（−を誤
り訂正して′出力し、その結果該出力が入カー報の誤り
を除去された復号出力と咄も： また、上記一致検出誤り制御御回路２４−２６で検出さ
れた誤りの数が、上記誤り許容範囲の値以上の場合は、
入力された情報は不正情報として捨てられ、いずれの一
致検出誤り制御回路２４〜２６からも信号は出力されな
い。
このような本実施例装置では、入力情報に含まれ：る符
号誤りを割算回路による計算により訂正するめではなく
、複数の一致検出誤り制御回路２４〜゛２６を設けて、
これにより符号誤りが許容範囲内□の符号についてのみ
誤り訂正を行ない復号するよ″“うにしたので、入力情
報に多数の誤りが発生した１場合にも、誤訂正を行なう
ようなことはない。
号誤りを割算回路による計算により訂正するめではなく
、複数の一致検出誤り制御回路２４〜゛２６を設けて、
これにより符号誤りが許容範囲内□の符号についてのみ
誤り訂正を行ない復号するよ″“うにしたので、入力情
報に多数の誤りが発生した１場合にも、誤訂正を行なう
ようなことはない。
嫌お、上記実施例ではＢＣＴ（符号の場合につき説明し
たが′、Ｍ系列符号や他の符号間距離の定めら”れた符
号を使用した場合にも上記実施例と同様の効果を奏する
。
たが′、Ｍ系列符号や他の符号間距離の定めら”れた符
号を使用した場合にも上記実施例と同様の効果を奏する
。
〔発明の効果〕
以上のように、この発明によれば、入力される符樽の並
列パターンと予め記憶している所定の符号間距離を有す
る符号の各符号パターンとの照合を行ない、上記入力符
号の誤り数が誤り許容範囲内の入力情報に対してのみそ
の誤り訂正、復号を行なうようにしたので、誤訂正をす
ることのない精度の高い伝送符号の誤り制御回路が得ら
れる効果がある。
列パターンと予め記憶している所定の符号間距離を有す
る符号の各符号パターンとの照合を行ない、上記入力符
号の誤り数が誤り許容範囲内の入力情報に対してのみそ
の誤り訂正、復号を行なうようにしたので、誤訂正をす
ることのない精度の高い伝送符号の誤り制御回路が得ら
れる効果がある。
第１図は従来の伝送符号の誤り制御回路の構成図、第２
図はこの発明の一実施例による伝送符号の誤り制御回路
の構成図である。 １・・・情報入力点、９・・・シフトレジスタ、２１・
・・シフトレジスタからの並列出力、２４〜２６・・・
一致検出誤り制御回路、２７〜２９・・・出力。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 ０ 第２図 手続補正書（自発） １、事件の表示 特願昭５８−２４６８７６号２、発明
の名称 伝送符号の練り制御回路 ３、補正をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書第４頁第１１行の「伝送符号の」を「伝送
符号とその」に訂正する。 （２） 同第１２〜１３行の［各符号（シンドローム）
の」を「各符号とそのシンドローム」に訂正する。 （３） 同第５頁第１４行の「一定値」を「一定値以上
」に訂正する。 以 上
図はこの発明の一実施例による伝送符号の誤り制御回路
の構成図である。 １・・・情報入力点、９・・・シフトレジスタ、２１・
・・シフトレジスタからの並列出力、２４〜２６・・・
一致検出誤り制御回路、２７〜２９・・・出力。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 ０ 第２図 手続補正書（自発） １、事件の表示 特願昭５８−２４６８７６号２、発明
の名称 伝送符号の練り制御回路 ３、補正をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書第４頁第１１行の「伝送符号の」を「伝送
符号とその」に訂正する。 （２） 同第１２〜１３行の［各符号（シンドローム）
の」を「各符号とそのシンドローム」に訂正する。 （３） 同第５頁第１４行の「一定値」を「一定値以上
」に訂正する。 以 上
Claims (1)
- （１１伝送されてきた符号を娯り訂正し復号する誤り制
御回路において、入力される符号の所定点数を並列出カ
バターンとして出力するシフトレジスタと、該シフトレ
ジスタからの並列出カバターンと予め記憶している所定
の符号間距離を有する符号の各符号パターンとの照合を
行ない上記入力符号の誤りの数が誤り許容範囲内である
ときのみこれを誤り訂正し復号する複数の一致検出誤り
制御回路とを備えたことを特徴とする伝送符号の誤り制
御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24687683A JPS60139028A (ja) | 1983-12-27 | 1983-12-27 | 伝送符号の誤り制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24687683A JPS60139028A (ja) | 1983-12-27 | 1983-12-27 | 伝送符号の誤り制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60139028A true JPS60139028A (ja) | 1985-07-23 |
Family
ID=17155047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24687683A Pending JPS60139028A (ja) | 1983-12-27 | 1983-12-27 | 伝送符号の誤り制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60139028A (ja) |
-
1983
- 1983-12-27 JP JP24687683A patent/JPS60139028A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5748652A (en) | Apparatus for detecting and correcting cyclic redundancy check errors | |
| JPS6041770B2 (ja) | エラ−・チェック修正システム | |
| US5631915A (en) | Method of correcting single errors | |
| EP0416081A4 (en) | Programmable error correcting apparatus within a paging receiver | |
| JPH0728227B2 (ja) | Ｂｃｈ符号の復号装置 | |
| EP0074627B1 (en) | Circuit for checking bit errors in a received bch code succession by the use of primitive and non-primitive polynomials | |
| KR880001118A (ko) | 코드 심볼 블록의 부호해독용 방법 및 장치 | |
| EP0366331A2 (en) | System and method for error detection in the result of an arithmetic operation | |
| US4326291A (en) | Error detection system | |
| JPS617729A (ja) | 短縮形巡回ブロツクコ−ドにおけるエラ−バ−ストを訂正する装置 | |
| KR100281946B1 (ko) | 신드롬 계산 장치 | |
| JPS60139028A (ja) | 伝送符号の誤り制御回路 | |
| EP0619654B1 (en) | Error correction using the Euclide algorithm and involving a check on the difference between the degrees of the dividend and divisor polynomials | |
| JPH0345020A (ja) | 巡回符号処理回路 | |
| JPS6220020Y2 (ja) | ||
| EP0152974B1 (en) | Arrangement for checking the parity bit-containing bit groups | |
| JPS58218255A (ja) | 符号誤り検出訂正方式 | |
| SU696462A1 (ru) | Корректирующее устройство | |
| EP0330001B1 (en) | System devices and algorithm for the error correction in digital transmissions with "BCH" coding/decoding | |
| SU1431075A2 (ru) | Устройство дл декодировани двоичных последовательностей | |
| SU656218A1 (ru) | Счетчик с коррекцией ошибок | |
| JPH05344006A (ja) | 巡回符号生成装置及び巡回符号生成方法 | |
| JPH07114377B2 (ja) | 単一誤り訂正機構 | |
| KR930010354B1 (ko) | 갈로아체상에서의 연산회로 | |
| JPH0638239B2 (ja) | 誤り訂正機構 |