JPS60141096A - 映像信号の記録再生装置 - Google Patents
映像信号の記録再生装置Info
- Publication number
- JPS60141096A JPS60141096A JP58246941A JP24694183A JPS60141096A JP S60141096 A JPS60141096 A JP S60141096A JP 58246941 A JP58246941 A JP 58246941A JP 24694183 A JP24694183 A JP 24694183A JP S60141096 A JPS60141096 A JP S60141096A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- time
- phase
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
- H04N9/896—Time-base error compensation using a digital memory with independent write-in and read-out clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は映像信号を記録再生する装置に係シ竹（（映像
信号中の輝度信号とクロマ信号を時分割多重しで記録再
生するに好適な装置に関する。
信号中の輝度信号とクロマ信号を時分割多重しで記録再
生するに好適な装置に関する。
従来の輝度信号とクロマ信号を時分割多重して記録再生
する技術にタイムブレックスがある。
する技術にタイムブレックスがある。
タイムブレックスは輝度信号を４に時間圧縮し、クロマ
信号を４に時間圧縮した後これらを時分割多重する方式
である。
信号を４に時間圧縮した後これらを時分割多重する方式
である。
タイムブレックス方式の技術味題は時間圧お６された信
号を元に戻すだめの時間伸長の過程で生じゃすいジッタ
や、輝度信号とクロマ信号の時間ずれをいかに抑圧する
がである。このジッタや時間ずれを軽減する技術は確立
さＪ’してお・らず、したがってタイムブレックス技術
は末だ実用化されていない。
号を元に戻すだめの時間伸長の過程で生じゃすいジッタ
や、輝度信号とクロマ信号の時間ずれをいかに抑圧する
がである。このジッタや時間ずれを軽減する技術は確立
さＪ’してお・らず、したがってタイムブレックス技術
は末だ実用化されていない。
本発明の目的は従来技術でｒよ抑圧できなかった時間軸
伸長回路で生じるジッタおよ（Ｊ’ Ｓｉｔ度伝号とク
ロマ信号の時間ずれを実用的なレベルに′まで軽減する
技術を提供することにある。
伸長回路で生じるジッタおよ（Ｊ’ Ｓｉｔ度伝号とク
ロマ信号の時間ずれを実用的なレベルに′まで軽減する
技術を提供することにある。
本発明においては、時間軸の圧縮、伸長をメモリとその
書き込み、読み出しクロックの工夫で行ない、クロック
信号を映像信号から抜き取つた水平同期信号と位相同期
させる。又、時間軸の圧縮、伸長の開始点を上記クロッ
ク信号を上記水平同期周波数せで分周した信号（以下分
周ｆＨと称す）で設定する。再生時の時間軸の伸長開始
点を記録時の圧縮開始点に一致させるため、」二記分周
ｆＨ信号の位相をフィードフォワードで制御するっ 〔発明の実施例〕 以下、本発明の一実施例を図面を用いて説明する。第１
図は本発明の記録回路の一実施しｌを示すブロック図、
第２図は第１図の各部の信号波形などを示す袖助図であ
る。
書き込み、読み出しクロックの工夫で行ない、クロック
信号を映像信号から抜き取つた水平同期信号と位相同期
させる。又、時間軸の圧縮、伸長の開始点を上記クロッ
ク信号を上記水平同期周波数せで分周した信号（以下分
周ｆＨと称す）で設定する。再生時の時間軸の伸長開始
点を記録時の圧縮開始点に一致させるため、」二記分周
ｆＨ信号の位相をフィードフォワードで制御するっ 〔発明の実施例〕 以下、本発明の一実施例を図面を用いて説明する。第１
図は本発明の記録回路の一実施しｌを示すブロック図、
第２図は第１図の各部の信号波形などを示す袖助図であ
る。
第１図においで、１はビデオ信号の発生装置であり、第
２図に示すＹ、Ｕ、Ｖを出力する。
２図に示すＹ、Ｕ、Ｖを出力する。
２はスイッチ回路であシ、Ｕ、Ｖが入力され、出力には
ライン毎にＵとＹが交互に現われる。
ライン毎にＵとＹが交互に現われる。
６．４ｉｄ’アナログ信号をデジタル信号に変換するＡ
Ｉ）コンバータ、５は同期分離回路、６は位相比較回
路、７１ｄ ５１２０ｊ’ＨＶ ＣＯ（ｆＨ： 水子同
期周波数）、８はＴ分周器、９は一分周器、１０は７Ｊ
分周器である。６．７．８．９．１０はＰＬＬ回路を構
成し、水平同期信号に位相同期したクロック信号、１０
２４ ｆＨ，２５６ｆｌｌを発生する。１１は７分周器
であり１２Ｂ０ｆＨな出力する。１２．１５．１４４−
．１時間軸変担【用１＜・Ａ、Ｍで４５す、几ＡＭ１は
書込みクロックを２Ｂ６ｆＨとし、読出しクロックを１
２８０ｆＨとし、時間軸を一酊にｌＥ縮する色差信号用
時間圧縮回路であるっＲＡＭ２ＲＡＭ３は書込みクロッ
クを１０２４ｆＨとし、読み出しクロックを１２８０ｆ
Ｈとし時間軸を−に王縮する輝度信号用時間圧縮回路で
ある。
Ｉ）コンバータ、５は同期分離回路、６は位相比較回
路、７１ｄ ５１２０ｊ’ＨＶ ＣＯ（ｆＨ： 水子同
期周波数）、８はＴ分周器、９は一分周器、１０は７Ｊ
分周器である。６．７．８．９．１０はＰＬＬ回路を構
成し、水平同期信号に位相同期したクロック信号、１０
２４ ｆＨ，２５６ｆｌｌを発生する。１１は７分周器
であり１２Ｂ０ｆＨな出力する。１２．１５．１４４−
．１時間軸変担【用１＜・Ａ、Ｍで４５す、几ＡＭ１は
書込みクロックを２Ｂ６ｆＨとし、読出しクロックを１
２８０ｆＨとし、時間軸を一酊にｌＥ縮する色差信号用
時間圧縮回路であるっＲＡＭ２ＲＡＭ３は書込みクロッ
クを１０２４ｆＨとし、読み出しクロックを１２８０ｆ
Ｈとし時間軸を−に王縮する輝度信号用時間圧縮回路で
ある。
１５は色差信号のブランキング部を一定電位に固定する
キードクランプ回路、１６ハ同期尖端を一定電圧に固定
するクランプ回路であり、いずれも分離された同期信号
を必要とする。１７は等化パルス除去回路であり、パル
ス幅が１水平周期の８０％程度（以下１Ｈと称す）のモ
ノマルチと垂直パルス除去用の微分回路で構成さｔしる
。
キードクランプ回路、１６ハ同期尖端を一定電圧に固定
するクランプ回路であり、いずれも分離された同期信号
を必要とする。１７は等化パルス除去回路であり、パル
ス幅が１水平周期の８０％程度（以下１Ｈと称す）のモ
ノマルチと垂直パルス除去用の微分回路で構成さｔしる
。
同期分離回路５の配置としてＡ Ｉ）コンバータ４の出
力側とし、デジタル的に行なう案があるが、この場合、
クランプ回路用に別の同期分離回路を必要とする。した
がって同期分離回路の配置は第１図の構成とすべきであ
る。
力側とし、デジタル的に行なう案があるが、この場合、
クランプ回路用に別の同期分離回路を必要とする。した
がって同期分離回路の配置は第１図の構成とすべきであ
る。
１日はＲＡＭ１、ＲＡＭ２、ＲＡＭ３の出力信号を合成
する回路、２１はデジタル信号をアナログ信号に変換す
るり、Ａコンバータであり、その出力に第２図Ｓの信号
を得る。
する回路、２１はデジタル信号をアナログ信号に変換す
るり、Ａコンバータであり、その出力に第２図Ｓの信号
を得る。
１９は分周ｆＨを入力とし第２図Ｆを出力する遅延回路
、２０はＦを入力としＢを出力する遅延回路である。
、２０はＦを入力としＢを出力する遅延回路である。
第２図におけるＡ、、Ｂ、ＣはＲＡＭ １．２．６の動
作状態を示し、Ｈｉｇｈが読み出し四を示し、Ｌｏｗが
書込み僅）を示す。ＦＬＡＭｌは１２８０ｆＥのクロッ
クにより第２図Ｆの立上がりから読み出しが始まり、１
弓の立上がりで読み出しをストシブし、２５６ｆＨのク
ロックで書き込みを開始する。
作状態を示し、Ｈｉｇｈが読み出し四を示し、Ｌｏｗが
書込み僅）を示す。ＦＬＡＭｌは１２８０ｆＥのクロッ
クにより第２図Ｆの立上がりから読み出しが始まり、１
弓の立上がりで読み出しをストシブし、２５６ｆＨのク
ロックで書き込みを開始する。
肯込みのストップはデータの終了点（２０８コのデータ
を書込んだ時点）としてもよいし、次の読み、出しの始
捷り（Ｆの立上がり点）としてもよい。
を書込んだ時点）としてもよいし、次の読み、出しの始
捷り（Ｆの立上がり点）としてもよい。
たとえば１Ｈを１２８０分割し、Ｙ信号を８３２クロマ
信号を２０８、水平ブランキングおよびクロマ零レベル
期間を２４０と割り付ければ、ＦとＥの時間差は１２Ｂ
ＯｆＥＴクロツクで２０８個となり遅延回路はパルスカ
ウント形モノマルチとし１２Ｂ０ｆＨを２０８個カウン
トすればよい。
信号を２０８、水平ブランキングおよびクロマ零レベル
期間を２４０と割り付ければ、ＦとＥの時間差は１２Ｂ
ＯｆＥＴクロツクで２０８個となり遅延回路はパルスカ
ウント形モノマルチとし１２Ｂ０ｆＨを２０８個カウン
トすればよい。
Ｒ，ＡＭ２は１０２４ｆＨのクロックによりＥの立上が
り点から書込みが始まり、Ｅの次の立上がり点で書込み
をストップし、１２８０ｆＨのクロックで読み出しを開
始する。読み出しのストップは１０２４個のデータを読
み出した時点となる。
り点から書込みが始まり、Ｅの次の立上がり点で書込み
をストップし、１２８０ｆＨのクロックで読み出しを開
始する。読み出しのストップは１０２４個のデータを読
み出した時点となる。
ＲＡＭ５の動作は読み出しと書込みのタイミングが逆に
なっているだけでＲＡＭ２と同じである。
なっているだけでＲＡＭ２と同じである。
２２〜２８は従来のビデオテープレコーダと同じ信号処
理回路であり、２２はエンファシス回路２５ハエンフア
シスにより生じるオーパージコートを制限するクリップ
回路、２４は周波数変調回路、２５は書込みアンプ、２
６は２チヤンネルのロータリトランス、２７は２個の回
転ピデオヘノド２８はビデオテープでおる。
理回路であり、２２はエンファシス回路２５ハエンフア
シスにより生じるオーパージコートを制限するクリップ
回路、２４は周波数変調回路、２５は書込みアンプ、２
６は２チヤンネルのロータリトランス、２７は２個の回
転ピデオヘノド２８はビデオテープでおる。
ここでの特歓はＤＡコンバータ２１から周波数変調回路
２４′−１：でを直流結合としていることであり、これ
によりエンファシス回路の入力部に必要なりランプ回路
を削除できる。
２４′−１：でを直流結合としていることであり、これ
によりエンファシス回路の入力部に必要なりランプ回路
を削除できる。
第１図の特徴は）ｌ、ＡＭｌ、２．３の書込み、抗出し
タイミングを分周ｆＨを基準に行なっていることであり
、分離同期信号を基準とする方式に比較してインパルス
性ノイズに強い。
タイミングを分周ｆＨを基準に行なっていることであり
、分離同期信号を基準とする方式に比較してインパルス
性ノイズに強い。
第５図は第１図のクランプ回路１５．１６の一例：に示
す回路図であり、２９は入力端子、３０は出力端子、３
１は分離同期信号の入力端子、′５２は定′亀圧電源、
３ｊ、３４はスイッチングトランジスタ、６５はエミッ
タフォロワ、３６はクランプ用コンデンサである。
す回路図であり、２９は入力端子、３０は出力端子、３
１は分離同期信号の入力端子、′５２は定′亀圧電源、
３ｊ、３４はスイッチングトランジスタ、６５はエミッ
タフォロワ、３６はクランプ用コンデンサである。
分離同期パルスのＨｉ ｇ ｈの期間５５．３４は導通
し、輝度信号の場合同期尖端を、色差信号の場合ブラン
キングレベルを■０にクランプできる。輝度信号の場合
、垂直サグを生じやすく、これを直すには垂直同期を含
む複合同期信号でキードクラン２ブすることが望ましく
、一方５１２０ｆｓのＰＬＬ回路は垂直同期や等化パル
スで乱されることは許されず結局、第１図の構成となる
。
し、輝度信号の場合同期尖端を、色差信号の場合ブラン
キングレベルを■０にクランプできる。輝度信号の場合
、垂直サグを生じやすく、これを直すには垂直同期を含
む複合同期信号でキードクラン２ブすることが望ましく
、一方５１２０ｆｓのＰＬＬ回路は垂直同期や等化パル
スで乱されることは許されず結局、第１図の構成となる
。
第４図は本発明の杏生回路の一実施例を示すブロック図
、第５図は第４図の各部の信号波形などを示す補助図で
ある。
、第５図は第４図の各部の信号波形などを示す補助図で
ある。
第４図において、第１図と兼用可能なものは同一番号と
している。ビデオテープ２８からの再生信号はビデオヘ
ッド２７で抗み出さ汎、コータリドランス２６、プリア
ンプ５７、ＦＭ信号の等化回路５８、リミタ５９、ＦＭ
復調回路４０、ディエンファシス回路４１を経て朽生ビ
デオ信号巣５図のＳとなる。信号Ｓは記録時と同様゛に
同期尖端を一定′亀位にクランプされＡＤコンバータ４
を経てデジタル信号となる。
している。ビデオテープ２８からの再生信号はビデオヘ
ッド２７で抗み出さ汎、コータリドランス２６、プリア
ンプ５７、ＦＭ信号の等化回路５８、リミタ５９、ＦＭ
復調回路４０、ディエンファシス回路４１を経て朽生ビ
デオ信号巣５図のＳとなる。信号Ｓは記録時と同様゛に
同期尖端を一定′亀位にクランプされＡＤコンバータ４
を経てデジタル信号となる。
１（、ＡＭｌは時間軸を５倍に時間伸長する回路であり
、動作状態を第５図のＧに示す。書込みクロックは１２
８０ｆＨであシ、読み出しクロックは２５６ｆ月である
。Ｋパルスの立上がシで書込みが開始され、Ｌパルスの
立上がシで書込みがストップされ読み出し・が開始され
る。
、動作状態を第５図のＧに示す。書込みクロックは１２
８０ｆＨであシ、読み出しクロックは２５６ｆ月である
。Ｋパルスの立上がシで書込みが開始され、Ｌパルスの
立上がシで書込みがストップされ読み出し・が開始され
る。
ＲＡＭ２、ＲＡＭ５は時間軸を７倍に時間伸長−する回
路であり、動作状態を第５図Ｆ−１、■に示１゜書込み
クロックは１２８０ｆＨであ′す、読み出しクロックは
１０２４ｆ’Ａである。）１．ＡＭ２ばＬパルスの立上
がりで書込みを開始しデータが全一１： ４１ Ａ 、
すれブヒ時点で書込みをストップし、次のＬパルスの立
ち上がりで読み出しを開始し、その次のＬパルスの立上
が９で読み出しをストップし引込みを開始する。ＲＡ
Ｍ ３はＬ・くルスの立上がりで読み出しを開始し、次
のＬパルスの立上がりで読み出しをスｔｌブし書込みを
開始する。データが全て書込まれた時点で書込みをスト
ップし、その次のＬパルスの立上がりで読み出しが開始
される。
路であり、動作状態を第５図Ｆ−１、■に示１゜書込み
クロックは１２８０ｆＨであ′す、読み出しクロックは
１０２４ｆ’Ａである。）１．ＡＭ２ばＬパルスの立上
がりで書込みを開始しデータが全一１： ４１ Ａ 、
すれブヒ時点で書込みをストップし、次のＬパルスの立
ち上がりで読み出しを開始し、その次のＬパルスの立上
が９で読み出しをストップし引込みを開始する。ＲＡ
Ｍ ３はＬ・くルスの立上がりで読み出しを開始し、次
のＬパルスの立上がりで読み出しをスｔｌブし書込みを
開始する。データが全て書込まれた時点で書込みをスト
ップし、その次のＬパルスの立上がりで読み出しが開始
される。
第４図において、１Ｈ遅延回路４７、スイッチ４８．４
９は巌１１ｍ次信号を同時信号（第５図のＵｌＹ）に変
換するだめの回路、ＤＡコンバータ５０゜５１はデジタ
ル信号をアナログ信号に変換する回路である。
９は巌１１ｍ次信号を同時信号（第５図のＵｌＹ）に変
換するだめの回路、ＤＡコンバータ５０゜５１はデジタ
ル信号をアナログ信号に変換する回路である。
５１２ｏｆｎの ＰＩ、Ｌを構成する７、８．９．１０
．６．４２．４３．４４．４５．４６において、−４２
は低域濾波回路であり、書生ビデオ信号から分離された
水平同期信号（Ｈｓｙｎｃ 、 ）の位相・＼の追従速
度を抑えている。位相追従性を遅くすることでＨｓｙｎ
ｃに含れるノイズやドロップアウトの影響を軽減する。
．６．４２．４３．４４．４５．４６において、−４２
は低域濾波回路であり、書生ビデオ信号から分離された
水平同期信号（Ｈｓｙｎｃ 、 ）の位相・＼の追従速
度を抑えている。位相追従性を遅くすることでＨｓｙｎ
ｃに含れるノイズやドロップアウトの影響を軽減する。
しかし、との′止までは位相追従性が悪く、再生信号に
時間軸変動がある場合、再生時の伸長開始点を記録時の
圧縮開始点に追従させることができすい。このため、高
域濾波回路４３、と移相回路４４（ｉｌ−設けている。
時間軸変動がある場合、再生時の伸長開始点を記録時の
圧縮開始点に追従させることができすい。このため、高
域濾波回路４３、と移相回路４４（ｉｌ−設けている。
上記伸長開始点を記録時の圧縮開始点に追従させるため
）・ｆ−ドフォワード形式にて位相追従の連応性を高め
る。上記の構成とすることでノイズやドロップアウトの
影響が少なく、位相追従の連応性？改善できる。このた
め、伸長開始点と圧縮開始点を一致させることができ、
時間伸長過程で発生しやすいシックを犬７幅に軽減でき
る。４５．４６は固定の遅延回路であり、１２８０ｆｈ
をタロツクとするパルスカウント形モノマルチで構成で
きる。″ 第６図は本発明の再生回路の別の一実施例を示すブロッ
ク図、第７図、第８図は第６図の各部の波形などを示す
補助図である。
）・ｆ−ドフォワード形式にて位相追従の連応性を高め
る。上記の構成とすることでノイズやドロップアウトの
影響が少なく、位相追従の連応性？改善できる。このた
め、伸長開始点と圧縮開始点を一致させることができ、
時間伸長過程で発生しやすいシックを犬７幅に軽減でき
る。４５．４６は固定の遅延回路であり、１２８０ｆｈ
をタロツクとするパルスカウント形モノマルチで構成で
きる。″ 第６図は本発明の再生回路の別の一実施例を示すブロッ
ク図、第７図、第８図は第６図の各部の波形などを示す
補助図である。
第６図において、第４図と同じ番号のものは動作が同じ
であり説明を省く。第６図の特徴は以下の通シである。
であり説明を省く。第６図の特徴は以下の通シである。
色差信号の時間軸伸長を色差信号の始まる部分から開始
するのではなく、輝度信号のバックポーチの一部を含む
ところから開始し、色差信号の始まる前の部分にタイミ
ングパルスを発生させ、このタイミングパルスの位相が
分周ｆＨの位相と特定の関係となるよう伸長開始点を制
御する。このようにすることで伸長後の輝度信号と色差
信号のタイミングを一致させることができる。
するのではなく、輝度信号のバックポーチの一部を含む
ところから開始し、色差信号の始まる前の部分にタイミ
ングパルスを発生させ、このタイミングパルスの位相が
分周ｆＨの位相と特定の関係となるよう伸長開始点を制
御する。このようにすることで伸長後の輝度信号と色差
信号のタイミングを一致させることができる。
以下、第６．７．８図を用いて詳しく説明する。第８図
におけるＭ、Ｎ、０．、ＰはＲＡＭ２、ろ、１．４の動
作状態を示す。Ｑ１〜Ｑ６はＲＡＭのコントロール用パ
ルスである。第７．８図では時間伸長過で生じる遅延時
間（水平同期信号のリーディングエツジ同士）を１Ｈと
した場合である。
におけるＭ、Ｎ、０．、ＰはＲＡＭ２、ろ、１．４の動
作状態を示す。Ｑ１〜Ｑ６はＲＡＭのコントロール用パ
ルスである。第７．８図では時間伸長過で生じる遅延時
間（水平同期信号のリーディングエツジ同士）を１Ｈと
した場合である。
第８図において、ＱＩは移相回路４４の出力における分
周ｆＨパルスであり、説明を判りやすくするため、再生
信号Ｓの水平同期と位相を一致さセテいる。Ｑ＝〜Ｑａ
ｉｊ）ＬＡＭコントロールパルス発生回路５７の出力信
号であり、Ｑｌを基準にしてＱ２は１２８０ｆＨのクロ
ック８４個分遅延、Ｑ５は１５２個分遅延、Ｑ４は１８
０個分遅延、Ｑ５は５８８個分遅延、Ｑ４は９８０個分
遅延している。
周ｆＨパルスであり、説明を判りやすくするため、再生
信号Ｓの水平同期と位相を一致さセテいる。Ｑ＝〜Ｑａ
ｉｊ）ＬＡＭコントロールパルス発生回路５７の出力信
号であり、Ｑｌを基準にしてＱ２は１２８０ｆＨのクロ
ック８４個分遅延、Ｑ５は１５２個分遅延、Ｑ４は１８
０個分遅延、Ｑ５は５８８個分遅延、Ｑ４は９８０個分
遅延している。
ＲＡＭ２．６はＭ、Ｎに示すように１２８ＯｆＨのクロ
ックによりＱ５で書込みを開始し、１０２４個のデータ
を書込んだ時点で書込みを終了し、１０２４ｆＨのクロ
ックによりＱ４で読み出しを開始し、１０２４個のデー
タを読み出した時点で読出しを終了する。ＲＡＭ２．３
の読み出し信号をつなぎ合わせたものが第７図のＹであ
る。
ックによりＱ５で書込みを開始し、１０２４個のデータ
を書込んだ時点で書込みを終了し、１０２４ｆＨのクロ
ックによりＱ４で読み出しを開始し、１０２４個のデー
タを読み出した時点で読出しを終了する。ＲＡＭ２．３
の読み出し信号をつなぎ合わせたものが第７図のＹであ
る。
ＲＡＭ１．４は第８図０、Ｐに示すように１２８ＯｆＨ
のクロックによシ、Ｑ’で書込みが開始され、１４個の
データを書込んだ時点で書込みを終了し、２藏ｆＨｃｐ
クロツクによりＱ４で読み出しを開始し、ｇ ０４ ＞
Ｈのデータを読み出した時点で読出しを終了する。ＲＡ
Ｍ１．４の出力信号を第７図Ｖ′、Ｕ′に示す。読み出
しの行なわれない期間はクロマ零レベルとしている。
のクロックによシ、Ｑ’で書込みが開始され、１４個の
データを書込んだ時点で書込みを終了し、２藏ｆＨｃｐ
クロツクによりＱ４で読み出しを開始し、ｇ ０４ ＞
Ｈのデータを読み出した時点で読出しを終了する。ＲＡ
Ｍ１．４の出力信号を第７図Ｖ′、Ｕ′に示す。読み出
しの行なわれない期間はクロマ零レベルとしている。
スイッチ５５はげ、■信号から第７図Ｗを発生させるだ
めのものである。したがって、ＤＡコンバータ５０．５
１の出力には第７図Ｕ、Ｖに示す信号が得られ、０４１
Ｍ号のブランキング期間にタイミングパルスを生じるこ
とが特徴である。
めのものである。したがって、ＤＡコンバータ５０．５
１の出力には第７図Ｕ、Ｖに示す信号が得られ、０４１
Ｍ号のブランキング期間にタイミングパルスを生じるこ
とが特徴である。
第６．７．８図においてはこのパルスの立ち上がりが再
生ビデオ信号Ｓの水平同期のリーディングエツジと一致
したときに輝度信号と色差信号のタイミングが一致する
よう、Ｓ信号のバックポーチの長さを規定している。し
たがってＵ信号の水平ブランキング期間を抜き取るゲー
ト回路５４と微分回路５５によシ第７図ＺＫ示−す信号
を得、第７図に示すようにＱｌとＺの立上がりタイミン
グが一致するように位相比較回路５６、移相回路４４を
設けている。すなわち、Ｑｌに対してＺの位相が遅れる
と、位相比較回路５６の出力信号は移相回路４４の遅延
時間が長くなるよう制御する。このため、伸長開始（Ｑ
６の立上がり）が遅れＺの位相が進み方向に修正される
。
生ビデオ信号Ｓの水平同期のリーディングエツジと一致
したときに輝度信号と色差信号のタイミングが一致する
よう、Ｓ信号のバックポーチの長さを規定している。し
たがってＵ信号の水平ブランキング期間を抜き取るゲー
ト回路５４と微分回路５５によシ第７図ＺＫ示−す信号
を得、第７図に示すようにＱｌとＺの立上がりタイミン
グが一致するように位相比較回路５６、移相回路４４を
設けている。すなわち、Ｑｌに対してＺの位相が遅れる
と、位相比較回路５６の出力信号は移相回路４４の遅延
時間が長くなるよう制御する。このため、伸長開始（Ｑ
６の立上がり）が遅れＺの位相が進み方向に修正される
。
したがって、４４．５６を設ける代りに信号２を直接コ
ントロールパルス発生回路５７の入力信号とすることも
できる。Ｚ信号のＳ／Ｎが患い場合はノイズにより伸長
開始点がゆすられ性能確保が難かしい。第６図の構成で
は位相比較回路５６の出力信号の帯域制限で対応できる
。移相回路４４０司変範囲を大きく取りすぎると誤動作
しやすくなる。発生するタイミング誤差分あればよく、
±５〜５μｓ程度が好ましい。
ントロールパルス発生回路５７の入力信号とすることも
できる。Ｚ信号のＳ／Ｎが患い場合はノイズにより伸長
開始点がゆすられ性能確保が難かしい。第６図の構成で
は位相比較回路５６の出力信号の帯域制限で対応できる
。移相回路４４０司変範囲を大きく取りすぎると誤動作
しやすくなる。発生するタイミング誤差分あればよく、
±５〜５μｓ程度が好ましい。
次にドロップアウト補償と輝度信号と色差信号の時間配
列について説明する。５８はドロップアウト検出回路、
５９はスイッチで通常下側（黒丸）に接続されドロップ
アウトが発生している期間のみ上側（白丸）に接続さｆ
しる。６０ケよシフトレジスタで溝成さ２′した１Ｈ遅
延回路であｐ１ドロツノアウト補償と１ｊｉ；度伯月の
１１１遅延を泄ねている。辺土の構成により第７図Ｙ、
Ｕ、Ｖに２４”ｚすｌ゛卒り四１力賃１がイ准保妊れる
。
列について説明する。５８はドロップアウト検出回路、
５９はスイッチで通常下側（黒丸）に接続されドロップ
アウトが発生している期間のみ上側（白丸）に接続さｆ
しる。６０ケよシフトレジスタで溝成さ２′した１Ｈ遅
延回路であｐ１ドロツノアウト補償と１ｊｉ；度伯月の
１１１遅延を泄ねている。辺土の構成により第７図Ｙ、
Ｕ、Ｖに２４”ｚすｌ゛卒り四１力賃１がイ准保妊れる
。
〔）′（戸１１４の効果〕
４発１！Ｊ１区二よれ（ｄ１時間伸長開始点をフイード
フ、１ワーじ制鋼１することでジッタ追従性を大幅に改
善できクロマジーツタを実用レベルに止で低減できる。
フ、１ワーじ制鋼１することでジッタ追従性を大幅に改
善できクロマジーツタを実用レベルに止で低減できる。
址／ｃ再生時に一１＝−いて、色差（Ｔｈ号の時間伸長
開始点ン〔バックポーチの一部を含むよう設定すること
で、輝度信号と色差信号の夕・イミングを自！ＩＩＪＪ
的に一致さぜることかできる。
開始点ン〔バックポーチの一部を含むよう設定すること
で、輝度信号と色差信号の夕・イミングを自！ＩＩＪＪ
的に一致さぜることかできる。
第１図は本発明の記録回路の一実施例を示すプ０．／り
図、第２図は第１図の動作を説明するだめの波形図、第
３図は本発明に用いるクランノ回路の一実施例を示す回
路図、第４図は本発明の再生回路の一実施例を示すブロ
ック図、第５図ＶＬ第４図の動ｆ［を説明するだめの波
形図、第６図Ｑよ本発明の再生回路の別の実施例を示す
ブロック図、第７図、第８図は第６図の動作を説明する
だめの波形図である。 １２．１３．１４．５２・・・時間軸変換用１（Ａ、
Ｍ７・・・発振周波数Ｎｆｓの■ＣＯ ８，９，１０・・・分周回路 ６．５６・・位相比較回路 ４４・・・移相回路 ４３・・・高域濾波回路 ４５．４６．５７・・・）ｉ、ＡＭ制御用パルス発生回
路。
図、第２図は第１図の動作を説明するだめの波形図、第
３図は本発明に用いるクランノ回路の一実施例を示す回
路図、第４図は本発明の再生回路の一実施例を示すブロ
ック図、第５図ＶＬ第４図の動ｆ［を説明するだめの波
形図、第６図Ｑよ本発明の再生回路の別の実施例を示す
ブロック図、第７図、第８図は第６図の動作を説明する
だめの波形図である。 １２．１３．１４．５２・・・時間軸変換用１（Ａ、
Ｍ７・・・発振周波数Ｎｆｓの■ＣＯ ８，９，１０・・・分周回路 ６．５６・・位相比較回路 ４４・・・移相回路 ４３・・・高域濾波回路 ４５．４６．５７・・・）ｉ、ＡＭ制御用パルス発生回
路。
Claims (1)
- 時間圧縮された輝度信号と、時間圧縮された色差信号と
同期信号が時分割多重され、周波数変調信号に変換され
て記録媒体に記録される映像信号の記録再生装置におい
て、時間軸の圧縮伸長をＲＡＭとＮｆｎ （Ｎ ：整数
、ｆＨ：水平同期周波数）の周波数を発生するＰＬＬ回
路で構成するとともに、該Ｐ Ｌ Ｌ回路の出力信号の
一つであるｆＨ倍信号時間圧縮、伸長の開始点と基準信
号とすることを特徴とする映像信号の記録再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58246941A JPS60141096A (ja) | 1983-12-28 | 1983-12-28 | 映像信号の記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58246941A JPS60141096A (ja) | 1983-12-28 | 1983-12-28 | 映像信号の記録再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60141096A true JPS60141096A (ja) | 1985-07-26 |
Family
ID=17156016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58246941A Pending JPS60141096A (ja) | 1983-12-28 | 1983-12-28 | 映像信号の記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60141096A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61177887A (ja) * | 1985-02-01 | 1986-08-09 | Matsushita Electric Ind Co Ltd | ビデオ信号処理方式 |
-
1983
- 1983-12-28 JP JP58246941A patent/JPS60141096A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61177887A (ja) * | 1985-02-01 | 1986-08-09 | Matsushita Electric Ind Co Ltd | ビデオ信号処理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6094591A (ja) | 映像信号の記録再生装置 | |
| JPS61158288A (ja) | 映像信号の再生装置 | |
| US3717721A (en) | Automatic chroma compensating system | |
| JP2976484B2 (ja) | 画像信号処理装置 | |
| JP3038932B2 (ja) | クランプ装置 | |
| JPH0898131A (ja) | ダビング装置及びコピーガード信号挿入装置 | |
| JPS58114582A (ja) | ビデオ信号の記録装置 | |
| JPS598482A (ja) | 映像信号の記録再生装置 | |
| JPS60170393A (ja) | 映像信号の記録再生装置 | |
| JPS60187195A (ja) | 映像信号の記録再生装置 | |
| JP3111469B2 (ja) | ビデオ・テープレコーダ | |
| JPS6153909B2 (ja) | ||
| JPS61158287A (ja) | 磁気記録再生装置 | |
| JP2593219B2 (ja) | ディジタル信号の記録再生方法 | |
| JPH065944B2 (ja) | 磁気記録再生方式 | |
| JPS61177887A (ja) | ビデオ信号処理方式 | |
| JPS63102487A (ja) | 画像合成回路 | |
| JPH0553117B2 (ja) | ||
| JPS5591282A (en) | Record/reproduction system for color video signal | |
| JPH0573115B2 (ja) | ||
| JPS619093A (ja) | タイムプレツクスビデオ信号記録方式 | |
| JPS6173489A (ja) | テレビジヨン信号同期変換装置 | |
| JPS617781A (ja) | 磁気記録再生方式 | |
| JPH0366271A (ja) | 同期信号発生回路 | |
| JPS63310289A (ja) | 録画再生装置 |