JPS60142281A - テスト用シフトパスの診断装置 - Google Patents
テスト用シフトパスの診断装置Info
- Publication number
- JPS60142281A JPS60142281A JP58249572A JP24957283A JPS60142281A JP S60142281 A JPS60142281 A JP S60142281A JP 58249572 A JP58249572 A JP 58249572A JP 24957283 A JP24957283 A JP 24957283A JP S60142281 A JPS60142281 A JP S60142281A
- Authority
- JP
- Japan
- Prior art keywords
- shift
- test
- shift path
- terminal
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は論理回路の検査装置に関し、特にその検査に
用いるテスト用シフトパスの診ｔｌｉＫ関するものであ
る。
用いるテスト用シフトパスの診ｔｌｉＫ関するものであ
る。
フＩＪ ツブフロップを含む論理回路の試験を簡単に行
うために、所定の動作条件下において当該−理回路の中
のすべてのフリップフロップの記↑、低内容がそれぞれ
所定の論理になっているか否かを検査する。この検査金
谷易にするだめ、この検査を実施するテストモードのと
きだけ、当該論理回路枕してシフト機能を持たせシフト
レジスタを構成する。この構成したシフトレジスタをテ
スト用シフトパスとよぶ。
うために、所定の動作条件下において当該−理回路の中
のすべてのフリップフロップの記↑、低内容がそれぞれ
所定の論理になっているか否かを検査する。この検査金
谷易にするだめ、この検査を実施するテストモードのと
きだけ、当該論理回路枕してシフト機能を持たせシフト
レジスタを構成する。この構成したシフトレジスタをテ
スト用シフトパスとよぶ。
卯、１図は従来の装置を示すブロック図で、図において
（１）は論理回路（回路の構成は図示してない）、（２
）は論理回路＋１１の中のフリップフロップ（以下ＦＦ
と略ト、己する）以外の論理回路で仮に組合せ論理回路
ということにする。（３）は論理回路（１）の中０ＦＦ
（３ａ） 、 （３ｂ） 、（３ｃ） 、 （３ｄ’）
によって構成したテスト用シフトパス、（４）はテスト
用シフトハス（３）ノシフトイン端子、ｆ５Ｎ、ｊテス
ト用シフトパス（３）のシフトアウト端子、（６ａ）
、（６ｂ’） 、 （６ｃ） はＦＦ（３ａ） 、 （
：（ｂ） 、 （３＋：） の出力線、（力はモート信
号人力１瑞子、（８）は論理回路（１）の人力線、 ｆ
ｊｊｌ＆；Ｊ論理回路（１）の出力酊４である。
（１）は論理回路（回路の構成は図示してない）、（２
）は論理回路＋１１の中のフリップフロップ（以下ＦＦ
と略ト、己する）以外の論理回路で仮に組合せ論理回路
ということにする。（３）は論理回路（１）の中０ＦＦ
（３ａ） 、 （３ｂ） 、（３ｃ） 、 （３ｄ’）
によって構成したテスト用シフトパス、（４）はテスト
用シフトハス（３）ノシフトイン端子、ｆ５Ｎ、ｊテス
ト用シフトパス（３）のシフトアウト端子、（６ａ）
、（６ｂ’） 、 （６ｃ） はＦＦ（３ａ） 、 （
：（ｂ） 、 （３＋：） の出力線、（力はモート信
号人力１瑞子、（８）は論理回路（１）の人力線、 ｆ
ｊｊｌ＆；Ｊ論理回路（１）の出力酊４である。
モード（Ｘ号入力端子（力の信号が論理「０」であると
き、ＪＩｆｊ當動作モードとなるとすれば、この通常動
作モードでは各ＦＦ間の続続が遮断され各ＦＦはｆｍ
４１回路（１）内のそれぞれの回路に接続され（この１
粉光は図示してない）だ状態になっている。入力線（８
）から所定の信号がＩＩＥ４７Ｘ人力され出力＃ｉｌ＋
９１へ順次出力される１９Ｔ定の条件下ではＦ Ｆ （
３ａ） 、 （３ｂ） 。
き、ＪＩｆｊ當動作モードとなるとすれば、この通常動
作モードでは各ＦＦ間の続続が遮断され各ＦＦはｆｍ
４１回路（１）内のそれぞれの回路に接続され（この１
粉光は図示してない）だ状態になっている。入力線（８
）から所定の信号がＩＩＥ４７Ｘ人力され出力＃ｉｌ＋
９１へ順次出力される１９Ｔ定の条件下ではＦ Ｆ （
３ａ） 、 （３ｂ） 。
（３ｃ） 、（３ｄ）にはそれぞれの論理の信号が記憶
された状態になっている。
された状態になっている。
このような状、態でモード信号入力端子（７）の信号を
論理「１」にするとＦ Ｆ （３ａ） 、 （３ｂ）
、 （３ｃ） 。
論理「１」にするとＦ Ｆ （３ａ） 、 （３ｂ）
、 （３ｃ） 。
（３ｄ）の間に第１図に示すテスト用シフトパス（、（
）が構成され、Ｆ Ｆ （３ａ） 、 （３ｂ） 、
（３ｃ） 、 （３ｄ）でシフトレジスタを構成する。
）が構成され、Ｆ Ｆ （３ａ） 、 （３ｂ） 、
（３ｃ） 、 （３ｄ）でシフトレジスタを構成する。
但しこのシフトレジスタのシフトクロック関係の回路は
図示してない。
図示してない。
モード信号を論理「１」にしてテストモードにしだ状態
でシフトクロックを入力してシフトアウト端子（５）か
ら順次Ｆ Ｆ （３ｄ） 、（３ｃ） 、（３ｂ） 、
（３ａ）の自答をシフトアウトして、このシフトアウト
されたビットのビットパターンが所定のビットパターン
になっているか否かによって論理回路（１）が正しく動
作しているか否かを検査する。
でシフトクロックを入力してシフトアウト端子（５）か
ら順次Ｆ Ｆ （３ｄ） 、（３ｃ） 、（３ｂ） 、
（３ａ）の自答をシフトアウトして、このシフトアウト
されたビットのビットパターンが所定のビットパターン
になっているか否かによって論理回路（１）が正しく動
作しているか否かを検査する。
ところで、テスト用シフトパス（３）自体が誤動作する
と、このテスト用シフトパスを用いた検査結果を信用す
ることができなくなるので、論理回路□ ｆｉ＋の検査の前にテスト用シフトパスの診断を行うの
であって、従来の診１ｒＪｉ方法は次のとおりであった
。
と、このテスト用シフトパスを用いた検査結果を信用す
ることができなくなるので、論理回路□ ｆｉ＋の検査の前にテスト用シフトパスの診断を行うの
であって、従来の診１ｒＪｉ方法は次のとおりであった
。
（イ）モード信号入力端子（力の信号を論理「１」に−
してＦ Ｆ （３ａ） 、 （３ｂ） 、 （３ｃ）
、 （３ｄ）によりテスト用シフトパス（３）全構成す
る。
してＦ Ｆ （３ａ） 、 （３ｂ） 、 （３ｃ）
、 （３ｄ）によりテスト用シフトパス（３）全構成す
る。
（ロ）／フトイン端子（４）から論理「０」の連続する
信号を人力し、シフトクロックによりｌｌｆｆｌ次シフ
トしてシフトアウト端子（５）からシフトアウトし、シ
フトアウトされる信号のビットパターンが論理「０」の
連続であるか否かを蓚認する。
信号を人力し、シフトクロックによりｌｌｆｆｌ次シフ
トしてシフトアウト端子（５）からシフトアウトし、シ
フトアウトされる信号のビットパターンが論理「０」の
連続であるか否かを蓚認する。
（ハ）シフトイン端子（４）から論理「１」の連続する
信号を入力し、シフトクロックにより順次シフトしてシ
フトアウト端子（５）からシフトアウトし、シフトアウ
トされる信号のビットパターンが論、ｔｉｌ！ｒ１」の
連続であるか否かを確認する。
信号を入力し、シフトクロックにより順次シフトしてシ
フトアウト端子（５）からシフトアウトし、シフトアウ
トされる信号のビットパターンが論、ｔｉｌ！ｒ１」の
連続であるか否かを確認する。
テスト用シフトハスが正常であればシフトイン端子（４
）から入力されたイ＾号がそのままのビットパターンで
シフトアウト端子から出力されるが、テスト用シフトパ
スのどこか１個Ｐ）＋に固定故障がありて、その故障個
所からは必ず論理「１」のデータが出力されるとすると
、上記（ロ）の段階でエラーを検出することができ、逆
に、故障個所からは必ず論理「０」のデータが出方され
るとすると、上記（ハ）の段階でエラーを検出すること
ができるが、従来の方法では、テスト用ンフトパス上の
どこに固定故障があるかということを決定することがで
きないという欠点があった。
）から入力されたイ＾号がそのままのビットパターンで
シフトアウト端子から出力されるが、テスト用シフトパ
スのどこか１個Ｐ）＋に固定故障がありて、その故障個
所からは必ず論理「１」のデータが出力されるとすると
、上記（ロ）の段階でエラーを検出することができ、逆
に、故障個所からは必ず論理「０」のデータが出方され
るとすると、上記（ハ）の段階でエラーを検出すること
ができるが、従来の方法では、テスト用ンフトパス上の
どこに固定故障があるかということを決定することがで
きないという欠点があった。
この発明は上記のような従来のものの欠点を除去する／
こめになされたもので、この発明では、テスト用シフト
パスを構成するすべてのＦＦの出力をセレクタに接続し
、このセレクタを外部からの信号によって制？ｌｌ１ｔ
して任意のＦＦの出方をセレクタから出力できるよう
にして、テスト用シフトパスにおいてどのＦＦが故障し
たかを検出することができるようにしたものである。
こめになされたもので、この発明では、テスト用シフト
パスを構成するすべてのＦＦの出力をセレクタに接続し
、このセレクタを外部からの信号によって制？ｌｌ１ｔ
して任意のＦＦの出方をセレクタから出力できるよう
にして、テスト用シフトパスにおいてどのＦＦが故障し
たかを検出することができるようにしたものである。
〔発明の実施例〕。
以下この発明の実Ｍ＋ｉ例を図面について説明する。
第２図はこの発明の一実施例を示すブｏツク図であって
、第１図と同−杓号は同−又は相当部分を示し、（６ｄ
）はＦ Ｆ （３ｄ）の出力線を表す。ｕｃｍはセレク
タでセレクタ（１０にはＦ Ｆ （３ａ） 、（３ｂ）
、 （３ｃ） 。
、第１図と同−杓号は同−又は相当部分を示し、（６ｄ
）はＦ Ｆ （３ｄ）の出力線を表す。ｕｃｍはセレク
タでセレクタ（１０にはＦ Ｆ （３ａ） 、（３ｂ）
、 （３ｃ） 。
（３ｄ）の内容、すなわち各ＦＦの出力端子における信
号論理がｈＭ （６ａ） 、（６ｂ） 、 （６ｃ）
、 （６ｄ）を介して人力される。θηはアドレスレジ
スタ、α２はアドレスレジスタ（１１）からセレクタ（
１【ｊへ入力する選択制ｒｎ＃ａｖはセレクタ（１（）
の出力端子、Ｏ荀はビットシリアルの形でアドレス信号
をアドレスレジスタ（］１）に人力するアドレス入力端
子、０：Ｈ：ｔアドレスレジスタ（ＩＩ）へ力えるシフ
トクロックを人力するシフトクロック端子である。
号論理がｈＭ （６ａ） 、（６ｂ） 、 （６ｃ）
、 （６ｄ）を介して人力される。θηはアドレスレジ
スタ、α２はアドレスレジスタ（１１）からセレクタ（
１【ｊへ入力する選択制ｒｎ＃ａｖはセレクタ（１（）
の出力端子、Ｏ荀はビットシリアルの形でアドレス信号
をアドレスレジスタ（］１）に人力するアドレス入力端
子、０：Ｈ：ｔアドレスレジスタ（ＩＩ）へ力えるシフ
トクロックを人力するシフトクロック端子である。
第２図に示す例では、アドレスレジスタは４ピツトのシ
フトレジスタから構成され、端子α喧からの入力を端子
（１：りからのクロックによってシフトして４ピントの
うちの任７代の１ピツトだけが論理「１」他は論理「０
」に設定され、この設定された信号が選択制ｒ＋１ 、
！ｉ！ Ｑ２に出力され、セレクタｔｌＯの４人力のう
ち選択制側１ 純（１２に論理「１」の信号が出力され
た位Ｉ６の人力だけが出力端子０３に出力されるとする
。
フトレジスタから構成され、端子α喧からの入力を端子
（１：りからのクロックによってシフトして４ピントの
うちの任７代の１ピツトだけが論理「１」他は論理「０
」に設定され、この設定された信号が選択制ｒ＋１ 、
！ｉ！ Ｑ２に出力され、セレクタｔｌＯの４人力のう
ち選択制側１ 純（１２に論理「１」の信号が出力され
た位Ｉ６の人力だけが出力端子０３に出力されるとする
。
第２図に示す装置において、テスト用ンフ） ７Ｎｌス
の診断は次の方法によって行われる。
の診断は次の方法によって行われる。
げ）・・・第１図について祝明した段階（イ）と同（水
な段階を実行する。
な段階を実行する。
に）シフトイン端子（４）からＶ西埋「０」の＋！Ｋ
Ａ＄−する信号を人力し、シフトクロックにより順次シ
フトして、すべてのＦＦに人力し終るとテス） ）ｒｌ
シフトパスにおけるシフトを停止する。
Ａ＄−する信号を人力し、シフトクロックにより順次シ
フトして、すべてのＦＦに人力し終るとテス） ）ｒｌ
シフトパスにおけるシフトを停止する。
（ホ）！１ｄ子α脅からの入力と端子ｏ＋ｊ ｌ＞ｚら
のクロックにヨリアドレスレジスタ（１１＋に任意のビ
ットｉＲ／ｌ −ンを設定し、このビットノぐターンに
より選択さ才して出力端子（１′３へ出力する（ｎ号論
理が「０」である力１どうかを、すべてのＦ Ｉ”につ
いてｉｒｑ介する。
のクロックにヨリアドレスレジスタ（１１＋に任意のビ
ットｉＲ／ｌ −ンを設定し、このビットノぐターンに
より選択さ才して出力端子（１′３へ出力する（ｎ号論
理が「０」である力１どうかを、すべてのＦ Ｉ”につ
いてｉｒｑ介する。
（へ）シフトイン端子（４）から箇月！ ［Ｉ Ｊの連
続する信号を入力し、シフトクロックにより順次シフト
して、すべてのＦＦに入力し終るとテスト用シフトパス
におけるシフトを停止する。
続する信号を入力し、シフトクロックにより順次シフト
して、すべてのＦＦに入力し終るとテスト用シフトパス
におけるシフトを停止する。
（ト）端子（１４からの入力と端子（１９からのクロノ
フレこヨリアドレスレジスタ（１υに任意のヒ゛ント、
Ｉターン全設定し、とのビットパターンによシ選択され
て出力端子０：つへ出力する信号論理が１１」であるか
どうかを、すべてＯＦＦについて検査する。
フレこヨリアドレスレジスタ（１υに任意のヒ゛ント、
Ｉターン全設定し、とのビットパターンによシ選択され
て出力端子０：つへ出力する信号論理が１１」であるか
どうかを、すべてＯＦＦについて検査する。
第２図の回路においても、第１図の回路と同様、（ロ）
、ｅ→の段階の診断を実行できるので、（ロ）、（ハ）
の段階の診断を行いエラーが検出されたときだけ、（ロ
）の段階でエラーが検出されればに）、（ホ）の段階の
診断を、（ハ）の段階でエラーが検出されれば（へ）、
（ト）の段階の診断を行うようにしてもよい。
、ｅ→の段階の診断を実行できるので、（ロ）、（ハ）
の段階の診断を行いエラーが検出されたときだけ、（ロ
）の段階でエラーが検出されればに）、（ホ）の段階の
診断を、（ハ）の段階でエラーが検出されれば（へ）、
（ト）の段階の診断を行うようにしてもよい。
以上のような方法で診断を行うと、どれかＯＦＦに固定
故障が存在する場合は、アドレスレジスタＯＩ）内のア
ドレスが故１艷の存在するＦＦの出力を選択して端子０
３に接続した際にその固定故障を検出することができる
。
故障が存在する場合は、アドレスレジスタＯＩ）内のア
ドレスが故１艷の存在するＦＦの出力を選択して端子０
３に接続した際にその固定故障を検出することができる
。
なお上記実施例では論理回路＋１１の中のすべてのＦ
Ｆ ｌテスト用シフトパスに接続したが、ＬＳＩモジュ
ールや基板モジュールがテスト用シフトパスを有すると
き、これらのモジュールのテスト用シフトパスの故障を
この発明を応用してモジュール単位に限定することがで
きる。このような応用の場合には各モジュールのテスト
用シフトパスのシフトアウト端子をセレクタ（１（力の
入力に接続し、選択制御線α邊の信号により所望のモジ
ュールのシフトアウト端子の信号を出力端子α４に出力
した状９１で、当該モジュール内のテスト用シフトパス
のシフトを行えば、そのモジュール内のシフトパスの故
障の有無を確認することができる。
Ｆ ｌテスト用シフトパスに接続したが、ＬＳＩモジュ
ールや基板モジュールがテスト用シフトパスを有すると
き、これらのモジュールのテスト用シフトパスの故障を
この発明を応用してモジュール単位に限定することがで
きる。このような応用の場合には各モジュールのテスト
用シフトパスのシフトアウト端子をセレクタ（１（力の
入力に接続し、選択制御線α邊の信号により所望のモジ
ュールのシフトアウト端子の信号を出力端子α４に出力
した状９１で、当該モジュール内のテスト用シフトパス
のシフトを行えば、そのモジュール内のシフトパスの故
障の有無を確認することができる。
以上のようにこの発明によれば、テスト用シフトパス上
のＦＦ出力を外部入力により選択的に出力するように構
成したので、テスト用シフトパスにおける故障ＦＦの検
出が各易になり、かつこのためには外部ピンは３本しか
増加しないで済むという効果がある。
のＦＦ出力を外部入力により選択的に出力するように構
成したので、テスト用シフトパスにおける故障ＦＦの検
出が各易になり、かつこのためには外部ピンは３本しか
増加しないで済むという効果がある。
第１図は従来の装置を示すブロック図、ａｊ；２図はこ
の発明の一実施例を示すブロック図である。 （１）・・・論理（ロ）路、（２）・・・組合せ論理回
路、嶌３）・・・テスト用シフトパス、（３ａ） 、
（３ｂ） 、 （３ｃ） 、 （３ｄ） −それぞれＦ
Ｆ、ｆ４＋・・・シフトイン端子、（５）・・・シフト
アウト端子、（６ａ） 、 （６ｂ） 、 （６ｃ）
、 （６ｄ） −それぞれ出力線、（７）・・・モード
信号入力端子、（８）・・・論理回路の人カニＷ、（９
１・・・論理回路の出力線、００・・・セレクタ、Ｏｌ
）・・・アドレスレジスタ、ｕｚ・・・選択制御線、旧
・・・セレクタ出力端子、ａ＜・・・アドレス入力端子
、（１９・・・シフトクロック端子。 尚、各図中同−４１号は同−又は相当部分を示す。 代理人 大 岩 増 １４１ 第１図
の発明の一実施例を示すブロック図である。 （１）・・・論理（ロ）路、（２）・・・組合せ論理回
路、嶌３）・・・テスト用シフトパス、（３ａ） 、
（３ｂ） 、 （３ｃ） 、 （３ｄ） −それぞれＦ
Ｆ、ｆ４＋・・・シフトイン端子、（５）・・・シフト
アウト端子、（６ａ） 、 （６ｂ） 、 （６ｃ）
、 （６ｄ） −それぞれ出力線、（７）・・・モード
信号入力端子、（８）・・・論理回路の人カニＷ、（９
１・・・論理回路の出力線、００・・・セレクタ、Ｏｌ
）・・・アドレスレジスタ、ｕｚ・・・選択制御線、旧
・・・セレクタ出力端子、ａ＜・・・アドレス入力端子
、（１９・・・シフトクロック端子。 尚、各図中同−４１号は同−又は相当部分を示す。 代理人 大 岩 増 １４１ 第１図
Claims (1)
- 【特許請求の範囲】 論理回路の動作を検査するため、この検査を実施するテ
ストモードのときだけ、当該論理回路中のすべてのフリ
ップフロップを所定の順序に縦続してシフト機能を持た
せシフトレジスタからなるテスト用シフトパスを形成す
る場合、上記検査を実施する前に上記テスト用シフトパ
スの良否を診断するテスト用シフトパスの診断装置にお
いて、所定のビットパターンの信号を上記テス） 用シ
フトバスのシフトイン端子からビットシリアルの形で入
力してこれをシフトし、上記テスト用シフトパスのシフ
トアウト端子からシフトアウトして、シフトアウトされ
た信号のビットパターンが上記所定のビットパターンを
保っているか否かを検査する手段、 上記テスト用シフトパスを構成する各フリップフロップ
の内容が入力されるセレクタ、このセレクタに入力され
ている各フリップフロップの内容のうち任意のフリップ
フロップの内容を選択して出力しその論理を上記テスト
用シフトパスに入力されたビットパターンの対応ビット
の論理と比較する手段を（！ｉｉｉえたことを特徴とす
るテスト用シフトパスの診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249572A JPS60142281A (ja) | 1983-12-28 | 1983-12-28 | テスト用シフトパスの診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249572A JPS60142281A (ja) | 1983-12-28 | 1983-12-28 | テスト用シフトパスの診断装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60142281A true JPS60142281A (ja) | 1985-07-27 |
Family
ID=17194994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58249572A Pending JPS60142281A (ja) | 1983-12-28 | 1983-12-28 | テスト用シフトパスの診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60142281A (ja) |
-
1983
- 1983-12-28 JP JP58249572A patent/JPS60142281A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2868213B2 (ja) | 個別試験可能論理モジュールを有する論理回路 | |
| JP2513904B2 (ja) | テスト容易化回路 | |
| JPS6326585A (ja) | Ｖｌｓｉ集積回路の検査回路と検査方法 | |
| US5786703A (en) | Method and device for testing of an integrated circuit | |
| JP2861973B2 (ja) | 半導体集積論理回路のテスト回路 | |
| JP3555953B2 (ja) | プリング抵抗を備える接続部をテストする装置 | |
| JPS60239836A (ja) | 論理回路の故障診断方式 | |
| JP4610919B2 (ja) | 半導体集積回路装置 | |
| JPH06213972A (ja) | バウンダリースキャンセル回路，バウンダリースキャンテスト回路及びその使用方法 | |
| JP3178190B2 (ja) | 半導体集積回路 | |
| JPH02128462A (ja) | 半導体集積回路装置 | |
| JP2595029B2 (ja) | 診断容易化回路を有するｌｓｉ | |
| JPH11281710A (ja) | バウンダリスキャンレジスタ | |
| JP3180303B2 (ja) | プリント板における論理素子間接続状態の診断方法 | |
| JPS60147127A (ja) | 内部信号テスト回路付集積回路 | |
| JPH03228144A (ja) | 論理回路診断装置 | |
| JPH0782071B2 (ja) | 故障診断機能を有する論理回路 | |
| JPH06300821A (ja) | コントローラ内蔵のｌｓｉ | |
| JPS6244842A (ja) | スキヤンパス診断回路 | |
| JPH11306157A (ja) | テストモード付情報処理装置及びそのテスト方法 | |
| JPS60111173A (ja) | Ｉｃ試験装置 | |
| JPH02118475A (ja) | 論理集積回路 | |
| JPS6324330A (ja) | 試験容易化方式 | |
| JPH0226748B2 (ja) | ||
| JPH05240925A (ja) | 試験容易化設計方式 |