JPH0226748B2 - - Google Patents

Description

【発明の詳細な説明】 発明の技術分野 この発明は、ICの論理機能のテストを容易に
おこなえるICテスト方式に関する。

発明の技術的背景とその問題点 従来では、ICのテストには、D.C特性、A.C特
性、論値機能のテストがありICテスタを用いて
テストしていた。これら、ICのテストのうち、
論理機能のテストは入力端子からテストパターン
をし、IC内部の回路を動作させ、その結果とし
て得られた出力端子からの出力パターンを検査
し、それが、あらかじめ予想された正しい出力パ
ターンと一致するか否かによりテストしていた。
この方法によれば、被テストICの論理機能が組
合せ回路だけの場合は入力端子に入力させるテス
トパターンに任意のパターンを選べるため容易に
テストがおこなえた。しかし、順序回路の場合
は、テスト結果の出力パターンが入力端子に入力
させるパターンだけでなく、IC内部のフリツプ
フロツプの出力パターンにも依存し、このフリツ
プフロツプに入力端子から直接任意のパターンを
入力することが困難なためテストは容易ではなか
つた。そこで、従来から、これを改善する方法と
してIC内部の全部のフリツプフロツプを直列に
接続して、シフトレジスタとし、かつシフトレジ
スタとして動作させるクロツクと、シフトインす
るための入力端子と、シフトアウトするための出
力端子とシフトレジスタにするか否か、言い換え
ればテストをするか否かの端子を追加して、外部
から直接内部のフリツプフロツプに任意のパター
ンをセツトできるようにしてICをテストするIC
テスト方式もおこなわれていた。しかし、このシ
フトレジスタにする方式もテストパターンを外部
から全部のフリツプフロツプに直列に1btずつ送
つてセツトするため、テスト時間が大幅にかかる
という欠点を持つていた。

さらに、テスト専用に端子を３〜４端子追加し
なければならないという欠点を持つていた。

さらにICテスタを用いてテストする場合は、
ICの全部の入出力端子とICテスタとを線で接続
し、ICテスタがテストパターンをICに入力させ、
ICの出力パターンをICのテスタが読み取り検査
するので、同時に１個のICしかテストできなか
つた。また、ICの集積度が増加する入出力端子
の数も増加し、テストパターンや出力パターンも
増加するため、ICテスタ側に要求される性能も
高いものが要求され、ICテスタが高価になると
いう問題が生じた。

発明の目的 この発明の目的は順序回路のICの論理機能の
テストを高速かつ容易におこなえるICテスト方
式を提供することにある。

この発明の他の目的はテスト専用の端子の増加
が少なくて済むICテスト方式を提供することに
ある。

この発明の他の目的は、簡単なICテスタを用
いてテストをできるICテスト方式を提供するこ
とにある。

発明の概要 本発明はIC内部にテストパターンを書き込ん
だ第１の読み出し専用メモリとテスト結果の正し
い出力パターンを書き込んだ第２の読み出し専用
メモリと、テスト結果が正しいか否かを判定する
一致回路をもうけ、ICのテストをする時は前記
テストパターンを用いてテストし、前記一致回路
の出力を検査してICの論理機能の故障の有無を
調べるICテスト方式である。

発明の実施例 本発明の実施例を図面を参照しながら説明す
る。

第１図において、１は本発明によるICの全体
である。２はICの動作の論理を決める組合せ回
路である。３はフリツプフロツプでクロツク端子
１３より入力されたクロツクにより動作する。４
はIC１の論理機能をテストするテストパターン
をあらかじめ製造段階で書き込んだ第１の読み出
し専用メモリ（ROM；Reacl Only Mewovy）
であり、４０はその出力ポートである。出力ポー
ト４０外部パターン出力４１とフリツプフロツプ
パターン出力４２の２ポートある。

５は、正しいテスト結果の出力パターンをあら
かじめ製造段階で書き込んだ第２の読み出し専用
メモリ（ROM）であり出力は正解外部パターン
出力５１と正解フリツプフロツプパターン出力５
２の２ポートある。６は第１のROM５および第
２のROM６に番地を供給するアドレスカウンタ
で、クロツク端子１３から入力したクロツクによ
り１ずつカウントアツプする、９はICの外部か
らの入力端子、１０は外部への出力端子である。
１１はICをテストする時、それに応じた制御信
号を出力するテスト制御回路である。１２はテス
ト端子であり、IC１はこの端子にパルスが外部
から入力されるとテストを開始する。１３はクロ
ツク端子であり、クロツクを入力する端子であ
る。１４は一致端子でありテストした結果を出力
する端子である。２０は組合せ回路２への入力部
であり、外部入力２１とフリツプフロツプ入力２
２の２ポートである。通常（テストをおこなつて
いない時）は、外部入力２１は入力端子９から入
力し、フリツプフロツプ入力２２はフリツプフロ
ツプ３から入力している。一方、テスト時は外部
入力２１は第１のROM４の外部パターン出力４
１から入力し、フリツプフロツプ入力２２は第１
のROM４のフリツプフロツプパターン出力４２
から入力する。この切り換えをマルチプレクサ８
でおこなう。このうち、８１は入力端子９と外部
パターン出力４１との切り換えを、８２はフリツ
プフロツプ３の出力と、フリツプフロツプパター
ン出力４２との切り換えをおこなう。２５は組合
せ回路２の出力部であり、出力端子１０に出力す
る外部出力２３とフリツプフロツプ３へ送るフリ
ツプフロツプ出力２４とで構成している。外部出
力２３はさらに第１の一致回路７１の片方の入力
とも接続している。一方、フリツプフロツプ出力
２４は、フリツプフロツプ３の入力に接続してい
る。７１は外部出力２３の出力パターンと、正解
外部パターン出力５１の出力パターンとが一致し
ているか否かを調べる第１の一致回路である。７
２はフリツプフロツプ３の出力パターンと正解フ
リツプフロツプパターン出力５２の出力パターン
とが一致しているか否かを調べる第２の一致回路
である。７３は第１の一致回路７１と第２の一致
回路７２とで共に一致した時のみ、それを出力す
るAND回路である。AND７３の出力は一致端子
１４に接続している。

次にテスト方式について説明する。

被テストICはICテスタによりテストされるも
のとする。

ICテスタはテストを開始させるため、テスト
端子１２にパルスを送る。テスト制御回路１１は
これに応じてICのテストができるように準備す
る。つまり、アドレスカウンタ６をテスト開始番
地１例えば０番地１にセツトし、フリツプフロツ
プ３をクリアし、マルチプレクサ８の選択を第１
のROM４の出力側にする。この結果、組合せ回
路２の入力である外部入力２１およびフリツプフ
ロツプ入力２２は、入力端子９およびフリツプフ
ロツプ３の出力の替りに第１のROM４の出力４
０側に向く。

これにより、テストが開始される。まず、一番
目の、テストパターンが第１のROM４から読み
出され、マルチプレクサ８を通して組合せ回路２
に入力する。この入力したテストパターンによる
テスト結果のうち、外部出力２３からの出力パタ
ーンは第１の一致回路７１に送られ第２のROM
５の正解外部パターン出力５１の出力パターンと
一致しているかが調べられる。もし、一致して、
いれば第１の一致回路７１の出力は１になる。一
方、テスト開始のパルスによりクリアされたフリ
ツプフロツプ３と第２のROM５の正解フリツプ
フロツプパターン出力５２の出力パターン（この
場合は０）とが第２の一致回路７２に送られ、一
致しているか否かが調べられる。もし一致してい
れば第２の一致回路７２の出力は１となりAND
７３の出力は１となる。その結果、一致端子１４
は１となりICテスタに送られる。ICテスタ側は
一致端子１４の値を監視していて、それが０のま
まだと故障が有ると判断し、テストを中止して次
のICのテストに移る。もし、１になればICテス
タはそこまでは故障が無いと判断してクロツク端
子１３にクロツクを一発送り、次に進める。被テ
ストIC１はクロツクが入つて来ると、前回の一
番目のテストパターンによつて生じたフリツプフ
ロツプ出力２４の出力パターンに応じた値をフリ
ツプフロツプ３にセツトすると共に、アドレスカ
ウンタ６の値をひとつカウントアツプする。カウ
ントアツプの結果、第１のROM４の出力４０は
２番目のテストパターンを出力することになり第
２のROM５の出力５０は正しいテスト結果のパ
ターンを出力することになる。故障の有無の検査
は前と同様におこなわれる。即ち、第１の一致回
路７１で外部出力２３の出力パターンの検査が、
第２の一致回路７２でフリツプフロツプ３の出力
パターンが検査される。ここで、フリツプフロツ
プ３の出力パターンを検査することにより、フリ
ツプフロツプ３自体の動作機能の検査だけでな
く、前回の一番目のテストパターンによるフリツ
プフロツプ出力２４の出力パターンの検査を同時
におこなつている。というのは、もしフリツプフ
ロツプ出力２４の出力パターンが誤つていれば、
フリツプフロツプ３には誤まつた値がセツトされ
るはずだからである。つまり、第２の一致回路７
２でおこなう検査は、フリツプフロツプ３の動作
機能の検査だけでなく、フリツプフロツプ出力２
４側にあらわれる出力パターンをも検査してい
る。

この時点で一番目および二番目のテストパター
ンによる外部出力２３の出力結果と、一番目のテ
ストパターンによるフリツプフロツプ出力２４の
出力結果と、フリツプフロツプ３の動作機能の一
部が終了したことになる。

以上の作業を繰返しておこなう。そして最後の
テストパターンが終了しても、一致端子１４の出
力状態をICテシターで監視しても異常が無けれ
ば、そのICは良品と判断される。

発明の効果 以上述べた様に本発明によれば、ICテスタは
被テストICに対して、テストの開始をうながす
パルスをテスト端子１２に入力してやれば後は、
クロツク端子１３にクロツクをし、一致端子１４
の出力を監視していれば良いので、テストが容易
におこなえる。さらに、端子との接続数が少な
く、かつ、その端子の制御も簡単なので、同時に
複数個のテストも可能である。ひとつのクロツク
でひつとのテストパターンをテストできるので高
速にテストができる。また、被テストICに対す
る信号の制御が簡単なので、ICテスタを用いな
くても簡単な回路でテストできる。従つて、シス
テムに組み込んだ後も、テスト用の回路を追加し
て、被テストICがスタンバイになつた時あるい
は始動時にテストすることもできる。これによ
り、システムの信頼度が増すという特徴をもつて
いる。また、テスト用の入出力端子の追加はテス
ト端子１２と一致端子１４の2piuで済むという利
点もある。

【図面の簡単な説明】

第１図は本発明による被テストICのブロツク
図である。 １……被テストICの全体、２……組合せ回路、
３……フリツプフロツプ、４……第１のROM、
５……第２のROM。

Claims (1)

1. 【特許請求の範囲】 １ 組合せ回路と外部からのクロツクで動作する
   フリツプフロツプと、 外部からの入力端子と外部への出力端子とから
   成り、 前記入力端子および前記フリツプフロツプにテ
   ストパターンを入力し、 前記テストパターンに応答した前記外部端子へ
   の第１の出力パターンと、 前記クロツクを入力して、前記フリツプフロツ
   プに取り込んた後のフリツプフロツプからの第２
   の出力パターンとを検査して論理機能のテストを
   おこなうICのテスト方式において、 前記IC内部に、前記テストパターンをあらか
   じめ書き込んだ第１の読み出し専用メモリと、 前記テストパターンに応答して、前記出力端子
   および前記フリツプフロツプの出力にあらわれた
   第１および第２の出力パターンの正解をあらかじ
   め書き込んだ第２の読み出し専用メモリ
   （ROM）と、 前記フリツプフロツプおよび前記出力端子と前
   記第２のROMの出力との一致を調べる一致回路
   と、 前記一致回路の出力を前記ICの外部に出力さ
   せる一致端子とをもうけ 前記ICの論理機能のテストをする時は 前記第１のROMに書き込まれた前記テストパ
   ターンを用い、 前記一致端子にあらわれたテスト結果を検査し
   て、 テストをおこなうことを特徴とするICテスト
   方式。