JPS60142586A - チツプ電子部品の実装回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はチップ電子部品の実装回路装置に関するもので
ある。

（従来例の構成とその問題点） 第１図は電子回路の例を示す。図において、Ｒ１−Ｒ５
は抵抗、ＣＩはコンデンサ、Ｑｌはトランジスタである
。第２図は、第１図に示される回路に映されるチップ電
子部品（以下チップ部品と称す）の代表例である。第２
図（５）は抵抗Ｒ１−Ｒ５を示し、一般に絶縁基板２ａ
２上に印刷または蒸着等によシ抵抗体２ａ３と電極２ａ
ｌが形成されている。第２図（Ｂ）はコンデンサＣ１を
示し、誘導体２ｂ２の両端に電極２ｂ、が形成されてい
る。第２図（Ｃ）はトランジスタＱ１を示し、拉１脂２
ｃｌにて封、止され、ベース、エミッタ、コレクタが各
々リード線２１：Ｂ　＊２ＣＥ　＋’　２Ｃｃとして取
シ出されている。

第３図および第４図は、従来の方法で組立られだ回路の
実装例を示す。第３図はチップ部品組立の際ベースとな
る配線基板Ｓｌの上面図、第４図はチップ部品を実装し
た際の上面図である。この場合、抵抗Ｒ１〜ｉｔ　５は
７Ｅ気的接続の都合上フェースダウンにて実装されてい
る。但し、Ｒ５は省略しである。実際の組立においては
、第３図に示す基板Ｓ、上の指定位置に接着剤まだは粘
着性材料を介してチップ部品を固定した後、この基板Ｓ
ｌを半田槽中に浸漬する等の工法によシ、チップ部品と
基板上の対応電極との電気的接続を行ない、電子回路を
形成する。別に、第３図に示す基板をあらかじめ半田コ
ーティングしておき、チップ部品を搭載した後、基板Ｓ
ｌを加熱することにより、基板Ｓｌ上の半田を溶融させ
、チップ部品と基板との電気的接続を行う方法も有る。

しかし、いずれの場合においてもベースになる基板Ｓｌ
上に導体配線を有し、導体配線上の電住を介して回路が
構成されている。そのため、こ７’Ｌらの回路実装にお
いては、その都度導体配線ｉＲパタン設計が必要であり
、基板の標準化が不可能で、設計に多大の労力と時間を
必要とする。

また部品点数の多い複雑な回路を基板上に実装する場合
、１枚の基板上に全部品を実装することは不可能となり
複数基板上に分散して実装する手段が採用される。第５
図は導体配線３ａ、３ｂを有する２枚の基板Ｓｌ　、Ｓ
３に部品を分散した例で、抵抗Ｒ５を第２層Ｓ３に移し
ている。第５図に示す従来方式では基板Ｓ１＋８３の１
端にリード接続するだめのパッドＰ　、Ｐ　・・・Ｐ　
。

１−１　１−２　１−４ Ｐ　、Ｐ　・・・Ｐ　を設け、上、下対応するパ２−１
　２−２’　２−４ ツドがリードＬによって電気的に接続される。このよう
な従来方式では上部基板と下部基板それぞれに接続のた
めパッドが必要で、このパッドが占める面積分のみ余分
のスペースが必要となシ集積度を低下させる要因となっ
ている。また上部基板と下部基板にそれぞれ導体配線パ
タンの設計が必要となシ、設計の標準化を不可能にし、
かつ設計に多大の労力と時間を必要とする大きな要因と
もなっている。

（発明の目的） 本発明は以上のような従来装置の欠点を除去するもので
、チップ電子部品を、標準化された基板上に実装するこ
とにより基板の標準化と、膜用の標準化、機械化を同時
に達成し、かつ上部基板と下部基板間の電気的な接続も
、標準基板上に配置され／こリード電極貫通穴にリード
電極を選択的に挿入するか、又は標準基板上に配置され
た、導体箔の１部を基板の裏面側に押し出し加工しその
先端を対向する標準基板上に配置された、リード電極貫
通穴に挿入し、半田付は等で容易に達成されるなど、部
品の標準化と設計の機械化、単純化を同時に達成するも
のである。

（発明の構成） 本発明のチップ電子部品の実装回路装置は、マトリック
スの各交点位置に導体箔が固着された基板上に複数個の
チップ電子部品を固着し、名チッノ電子部品の電極を基
板の導体箔部分と電気的に接続し、また導体−箔が固着
された部分には、基板を貫通する電極貫通穴が設けられ
ておシ、複数個の基板から構成する場合は、相隣る２枚
の基板の対応する複数個のリード電極貫通穴にリード電
極を配置して電気的接続を行なう。

以下本発明の実施例を第６図〜第１０図により説明する
。

第６図は本発明の標準基板Ｓの原理的構成を示すもので
、マ）　ＩＪワックス上交点位置にのみ配置導体箔が固
着されている。図の例では６行、３列のマトリックス上
に電極箔ｒ（＋、、）　”　（１，２）　。

ｒ（１，３）　”　（２，１）　”’　”（６Ａ）　’
　”（６，２）　”　ｒ（６１３）が独立して配置され
ている。従来例ですでに説明したチップ電子は、その電
極がこれらマ）　ＩＪワックス上電極箔の位置と一致す
るように配置される。

第７図は標準基板Ｓ１にチップ電子部品を実装した時の
上面図である。トランジスタＱｌｓ抵抗Ｒ１〜Ｒ５、コ
ンデンサＣ１、ジャンノ”−素子５１〜Ｊ６は全てその
電極が標準基板Ｓ、上の導体箔の部分で半田等の導電性
材料を用いて電做的に接続されている。

第７、図、第８図は２枚の標準基板ＳＩ＋８３を用いて
、回路素子数の多い実装回路装置を構成するときの一実
施例を示しだもので、導体箔ｒが固着された位置には全
てリード電極貫通穴Ｈが設けられている。上部基板と下
部基板の対応する位置に接続用リード電極を貫通し、半
田等の導電性材料により電気的に接続することにより、
上部基板と下部基板は１つの回路として動作するように
なる。第７図、第８図の例ではリード電極貫通穴Ｈ１−
１とＨ２−１”　１−２とｌ−Ｉ２−２がそれぞれ対応
する位置関係にあり、この対応する導体箔を接続するこ
とにより第１図に示す回路接続は完成される。

以上説明の実施例では上部基板Ｓｌと下部基板Ｓ２の全
ての導体箔ｒの中央部にリード電極貫通穴Ｈが設けられ
ており、上部基板と下部基板間で電気的接続を必要とす
る箇所のみリード電極を貫通させることになる。当然な
がら標準基板Ｓｌ　。

Ｓ３への部品配置及びリード電極貫通位置等の実装設計
、作業は全て電算機制御で自動化される。

また実際の実装回路装置では、上下２層で構成されるこ
とに限定されるものではなく、多層構造としても相隣る
２枚の基板の対応する複数個のＩＪ−ド電極貫通穴を用
いて基板間の接続を行なうことにより大規模回路の混成
集積化が可能である。

上部基板Ｓ１と下部基板Ｓ３を接続するリード電極ＬＨ
，Ｌ２は第９図に示すように独立のものとして、回路設
計上、対応する位置にのみさし込む方法と第１０図に示
すように、導体箔を押出し加工して先端をフック状にし
て相手側標準基板のリード電極貫通穴に挿入する方法が
ある。ここで第１０図に示す上部基板と下部基板の接続
方法について説明する。第１０図の実施例では、標準基
板Ｓ１に標準仕様として固着された導体箔の中から、接
続に必要な複数個について、導体箔の１部（通常は中央
部）が、基板の裏側に押出し、加工され、さらにその先
端部は貫通穴への挿入が容易なように、先端が細くなっ
たフック状に加工されている。一方第２層基板Ｓ３は、
第８図の実施例と同嗟に、導体箔がマ）　ＩＪックス交
点上に固着された標準基板を用いれば、上部基板のリー
ド電極貫通穴と対応する位置にリード電極貫通穴があり
、上記の先端がフック状に加工されたリード電極は容易
に上記貫通穴に挿入される。

（発明の効果） 以上の説明から明らかなように、本発明のチップ部品実
装回路装置によれば、基板は全て標準化されているだめ
全ての設計は電算機制御で自動化され、実装設言Ｉのだ
めの時間と労力はごくわずかでよい。寸だ複数基板間の
接続は、接続が必要となる導体箔部に標準的に設けられ
たリード電極貫通穴にリード電極を挿入するだけでよく
、これも設計から実施捷で全て電算機で容易に実施され
る。

【図面の簡単な説明】

第１図はこの発明の実施例における電子回路図、第２図
（Ａ）〜（Ｃ）はその各チップ部品の斜視図、第３図は
従来方法に用いる基板の上面図、第４図はその実装状態
の上面図、第５図は２層構造実装回路の従来例を示す斜
視図、第６図は本発明の標準基板の上面図、第７図、第
８図は本発明のチップ部品実装状態の上面図、第９図は
同じくその側面図、第１Ｏ図は他の実施例による側面図
である。 ２ａｌ　、２Ｊ−電極、２Ｃ，ｎ　＋　２Ｃｃ　＋　２
ＣＥ　”’　Ｆランジスタ電極、Ｃｔ・・・コンデンサ
、ＱＩ・・・トランジスタ、Ｒ，〜Ｒ５，，，抵抗、ｓ
ｌ　、ｓ３・・・基板、Ｐｌ−１＋−２’　”’＋−４
ｊ　Ｐ２−１　’　２−２　’　”’２−４　”’バン
ド）Ｌｌ”　１　＋　Ｌ　２　・・・リード電極、ｒ・
・・導体箔、Ｉ−１・・・リード電極貫通穴。 第１図 第２図 第３図 第４図 Ｒ２邑 第５図 第６図 第７図 第８図

Claims (4)

【特許請求の範囲】
1. （１）　マトリックスの各交点位置に導体箔が固着され
   た基板と、上記基板上に固着された複数個のチップ電子
   部品と、これらチップ電子部品の電極を上記基板の導電
   箔の部分で電気的に接続する導電性材料とを備えたチッ
   プ電子部品の実装回路装置。
2. （２）　上記基板には、導体箔が固着された位置に、リ
   ード電極貫通穴が設けられていることを特徴とする特許
   請求の範囲第（１）項記載のチップ電子部品の実装回路
   装置。
3. （３）複数個の基板から構成され、かつ相隣る２枚の基
   板の対応する複数個のリード電極貫通穴にリード電極を
   配置し電気的に接続したことを特徴とする特許請求の範
   囲第（２）項記載のチップ電子部品の実装回路装置。
4. （４）上記基板に固着された導体箔の中の複数個の導体
   箔の一部が、基板の裏面側に押し出し加工され、かつそ
   の先端は、対向する他の基板の導体箔部分に配置された
   リード電極貫通穴に挿入され、電気的に接続されるよう
   にしたことを特徴とする特許請求の範囲第（１）項記載
   のチップ電子部品の実装回路装置。