JPS60142600A - Ｉｃ自動装着システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明はＩＣ（集積回路）自動装着システムに関する。

技術の背景 電子機器１通信機器などにおいては、ＩＣ１間えばＤＩ
Ｐ　（デュアルインラインノ千２ケージ）形のＩＣが高
密度に搭載されたプリント板を多数用いている。このた
め、これら機器の量産にあたっては、多数のＩＣをプリ
ント板に自動的に装着するだめのＩＣ自動装着システム
が不可欠である。この場合、プリント板のスルーホール
に完全に挿入されていないＩＣリードが１本でもあって
はならないことは勿論である。

従来技術と問題点 一般のＩＣ自動装着システムにおいては、三次元的に回
動するアームの先端に挿入ヘッドが取シ付けられておシ
、挿入ヘッドの対向する一対のフィンガーゾレートにＩ
Ｃを挾持して、所定の位置に載１にされたプリント板ま
でこれを搬送する。さらに定められたスルーホー・ルの
直上まで来たとき、該一対のフィンガーゾレートの間か
ら挿入ノ々−を降下して、挿入パーの下端面にてＩＣの
上面を押圧し、それぞれのリードを対応するスルーホー
ルに挿入して装着を完了する。同様の操作は当該プリン
ト板に搭載される全てのＩＣについて順次行われる。

ところで、ＩＣ本体よシ多数並列して突出したリードが
全て対応するスルーホールに誤シなく挿入されるとは限
らない。これはＩＣのリードが運搬時などの取扱いにお
いて曲げられてしまうことに起因することが多い。この
ように曲げられたリードは、ＩＣの上面を押圧する際に
対応するスルーホールに入らず折シ曲けられてしまう。

このような装着ミスのあるＩＣが１つでもあれば当該プ
リント板は良品として出荷できない。°そこで、通常は
各ＩＣ毎に全てのリードが、対応するスルーホールに完
全に挿入されたか否かを検出する検出機構が設けられて
おシ、全て良品のプリント板が出荷されるようにしてい
る。

一般のＩＣ自動装着システムにおいて、リードの挿入ミ
スを、前記検出機構によシ発見した場合、次の２つのい
ずれかの対策を講じている。その第１は、検出機構よシ
アラームが発生したとき、システム全体の工程の流れを
一旦停止し、オペレータの手作業によってそのミスＩＣ
を取シ除き、当該良品ＩＣを挿入してから再びシステム
を始動するというものである。その第２は、検出機構か
らアラームが発生したとさ、ＩＣ自動装着システムを制
御するプロセッサにおけるプログラムを故障修復用のサ
ブルーチンにジャンプさせ、システムの流れを修復モー
ドに変えてから良品ＩＣの装着を行うというものである
。

然しなから上記第１および第２の対策はいずれもシステ
ムの工程の流れを一旦停止させるという期間が挿入され
ることから、足並効率が大幅に低下するという問題が生
ずる。

発明の目的 上記問題点に鑑み本発明は、ＩＣのリードの挿入ミスが
生じたときであってもシステム内の工程の流れを止める
ことなく自動装着工程を連続させることのできる、すな
わち量産効率の高いＩＣ自動装着システムを提供するこ
とを目的とするものである。

発明の構成 上記目的を達成するために本発明は、リードの仲人不良
を検出したとき、当該不良品のＩＣのＩＣ蕾号を記憶す
るとともにこれを排出させ、引続き次のｒｃの装着工程
を続行し、最後のＩＣを装着する工程を終了したあと、
引続き、その記憶されたＩＣ番号に相当する新たなＩＣ
をアクセスして装着し直すようにしたことを特徴とする
ものであるＯ 発明の実施例 第１図は本発明のＩＣ自動装着システムの概要を示す模
式図である。本図において、ＰＴはプリント板であシ、
その上にＩＣその他の回路部品が搭載される。この場合
のＩＣ装着を行うのがＩＣ自動装着システム１０であシ
、その自動動作は全てプロセッサ１１によ多制御される
。１２はＩＣローダでアシ、謹々のＩＣを収納している
。どのＩＣをいつ供給するかはプロセッサ１１の指示に
よる０指示されたＩＣはスゾレッダ１３の上に供給され
る。これを挿入ヘッド１４が堆シに行く。

挿入ヘッド１４はアーム１５の先端に回動自在に取シ付
けられている。アーム１５の他端はアーム駆動ｔｔｌ’
１．６に把持されていて、挿入ヘッド１４を図中矢印Ａ
の方向に移動させる。挿入ヘッド１４は、スルッダ１３
から取って来たＩＣを、シリンド板ＰＴの直上に置く。

これら一連の動作もプロセッサ１１によって指示される
。

シリンド板ＰＴはＸ−Ｙテーブル１７の上に固定され、
Ｘ−Ｙテーブル１７はテーブル駆動機構１８Ｘおよび１
８Ｙによって２次元的にスライドする。

これによジノリント板ＰＴも２次元的にスライドし、挿
入ヘッド１４が図示する位置にあるときに、今、挿入ヘ
ッド１４が保持しているＩＣが装着されるべきプリント
板の所定箇所を、その挿入ヘッド１４の直下まで移動さ
せる。これら一連の動作もプロセッサ１１の指示によっ
て行われる。

前記シリンド板の所定箇所が挿入ヘッド１４の直下まで
移動せしめられたあと、挿入ヘッド１４に内蔵の挿入バ
ー（図示せず）が下降し、ＩＣの上面を押圧し、プリン
ト板ＰＴの対応するスルーホールに該ＩＣのリードを挿
入する。この動作もプロセッサ１１の指示によシなされ
る。このＩＣの全てのリードが完全に各対応のスルーホ
ールに挿入されたか否かを検出するのが検出機構１９で
ある＠もし、１本でもリードの不完全挿入があれば、検
出機構１９は挿入ミス検出信号を生成する。

従来であれば上記挿入ミス検出信号の発生によって、既
述の如く、ＩＣ自動装着システムの工程の流れを一旦停
止し、その場で修復を行っていた。

ところが本発明では、そのようなシステム内の工程の流
れの一旦停止を行わない。すなわち、その挿入ミス検出
信号を受けだプロセッサ１１は、次の３つの動作を短時
間のうちに行う。第１はその不良品ＩＣのＩＣ査号（若
しくはこれに相当する情報）を記憶し、第２は排出機構
２０によって不完全挿入のＩＣを押し上げて再びこれを
挿入ヘッド１４に保持させ、アーム１５の回動によシ、
これを排出皿２１に捨てる。さらに、第３は通常のシー
ケンスに従い、スゾレッダ１３に供給されている次のＩ
Ｃの自動装着工程に移行する。この間システム内の工程
の流れを停止させることがないことは明らかである。つ
まシ、挿入ミスのあったＩＣは排出したまま次のＩＣの
自動装着工程に連続的に移行するのである・そして、排
出された、挿入ミスのあったＩＣについての修復は、所
定個数のＩＣ装着シーケンスが全て終了した後、同種の
ＩＣを再びスプレッダ１３に供給し、そのＩＣ装着シー
ケンスと同様のシーケンスをその新たなＩＣについて実
行することによシ行われる・ここにＩＣローダ１２を介
し、同種のＩＣを再びスプレッダ１３に供給することは
、プロセッサ１１によシ、前記の記憶されたＩＣ番号（
若しくはこれに相当する（７報）に基づきなされる。

第２図は第１図に示したＩＣ自動装着システムの動作を
説明するだめのフローチャートである。

ステップ■　：　ｆリント板ＰＴをＸ−Ｙテーブル１７
に固定する。

ステップ■：　挿入へラド１４によ、９ＩＣのリードを
対応するスルーホールに挿入する。

ステップ■：　１つのＩＣの全てのリードが完全にスル
ーホールに挿入されたか否かを、検出機構１９１Ｃよっ
て検出する。

ステップ■　：　挿入ミスがステップ■において検出さ
れたとき、当該ｒｃのＩＣ番号（若しくはこれに相当す
る情報）をプ、ロセッサ１１内に記憶する。

ステップ■　：　挿入ミスのあったＩＣを排出機構２０
によって排出し、さらに排出皿２１に捨てる。

ステップの　：　ステップ■において挿入ミスが検出さ
れなければ、次のＩ’Ｃの装着動作に入シ、最後のＩＣ
の装着が終了すればステップ■に至る。

ステップ■　：　一連のＩＣ装着工程で挿入ミスがあっ
たか否か調査する。もし、挿入ミスがあれば、ステップ
■に至シ、挿入ミスがなければステ、プ■に至る。

ステップ■　：　挿入ミス有シと判定されれば、プロセ
ッサ１１は再装着指令を送出する。

ステップ■・：　再装着指令によシ、記憶された挿入ミ
スの生じたＩＣのＩＣ番号を読み出し、ＩＣローダ１２
よシスプレラダ１３へ当該ＩＣを再び供給する・そして
通常の自動装着シーケンスに従い、ステップ■へ至る。

ステップ■　：　ステラｆＯによシ、挿入ミスなしと判
定されたとき（ステップ■→■→０→■→■→■によシ
挿入ミスのあったＩＣが正しく装着し直された場合を含
む）、プリント板ＰＴを次のものと取シ替える。

ステップ■　：　次にプリント板ＰＴが待機していれば
再びステップ■に戻る。次のプリント板が無ければ、自
動装着は終了する（ＥＮＤ）。

上記フローチャートの中で特にステップ■、■。

■、■および■は本発明の特徴、すなわちシステム内の
工程の流れを停止させないことを実現する重要なステッ
プである。

第３図は第２図のステップ■の状態を分シ易く描いた斜
視図であシ、第１”ｌｄＫ示した模式図の一部を拡大し
て示す斜視図である。本図においてＰ、Ｔ、ＩＣおよび
１４は第１図に示したとおシであシ、さらに既述したス
ルーホール、フィンガープレートおよび挿入ヘッドがそ
れぞれ、ＴＨ。

３１および３２として図示されている。

第４図は第２図のステップ■および■を実行するための
機構を示す部分断面図であシ、第１図の検出機構１９お
よび排出機構２０に相当する。又、第５図は第４図にお
ける排出機構の動作を工程別に示す図である。第４図に
おいて、ＸＣのリードが挿入されるスルーホールＴＨが
、設けられたプリント板ＰＴは、水平に載置されている
。プリント板ＰＴの上方で所定の位置に駆動された挿入
ヘッド１４の、並行し垂直に対向して装着されたフィン
ガープレート３１は、対向した面に°並行して形成され
たガイド篩４１にて、ＩＣの両側に並設されたリードを
挟持し、それぞれのリードがプリント板ＰＴに垂直にな
る如く整列せしめている。挿入ヘッド１４の構成部品で
あるフィンガーグレート３１の間に上下方向に駆動可能
に装着された挿入パー３２は、降下して下死点にある。

従って挿入パー３２の下先端面は、ＩＣのパッケージの
上面を押圧して、それぞれのリードかガイド清４１内を
滑って降下し、リードは対向するスルーホールＴＨに挿
入されている。リード４２はスルーホ−ルＴＨに挿入さ
れた良い状態である。しかしリード４２′は先口シの状
態でフィンガーグレート３１に保持されたために、対応
したスルーホールＴＨに挿入されず、先端がプリント板
ＰＴの上面に当接した状態で押圧され、座屈した状態と
なっている。

はぼ箱形の、ブロック部材４４内に所望の検出機構１９
を収容したブロック４４社、プリント板ＰＴの下方に装
着され、ブロック駆動シリンダ４５によって、所望に、
上下方向に摺動可能である０本図ではブロック４４は上
死点にある。

小さいピストン形の不良検出ピン４６は、それぞれのリ
ードに対向して垂直に２列に並列してブロック４４の上
板の孔に挿入されて装着されている・不良検出ピン４６
の上部はそれぞれ上板の孔内に装着された圧縮コイルば
ね４７によシ、常時は、上板の上面よシも所望饋突出す
るように構成されている。従って、図の如くにブロック
４４が上死点にある時は、不良検出ピン４６の上端面は
プリント板ＰＴの下方に突出したリード４２に当接して
、上板内に入シ込む。然しスルーホールＴＨにリード４
２′が挿入されていないと、当接することなく、プリン
ト板ＴＨの下面に当接する。

ブロック４４の上板の装面には略Ｔ字形の仕切板保持部
材４８が設けられている。保持部材４８の頭部の両側面
からそれぞれ水平に凹溝４９が設けられている。凹溝４
９内にはそれぞれの不良検出ピン４６に対応して、略り
字形のセンサ仕切板５０が、保持部材４８の頭部の両側
面に直交する方向で且つ水平に摺動可能に不良検出゛ビ
ン４６の本数だけ挿入されている。またセンサ仕切板５
０は、厚い頭部５１が不良検出ピン４６の内側になるよ
うに挿入されている。所定長の弾性のある線材例えばピ
アノ線からなる保持線５２が、上端はセンサ仕切板５０
に、下端はブロック４４の下部の孔にそれぞれ挿着され
２列に並列して設けられている。この保持線５２は、そ
の弾性にて常時センサ仕切板５０を凹溝４９の奥側に押
し込むように作用している。

それぞれの凹′ｍ４９の開口側には、略Ｕ字形のセンサ
保持部材５３が開口側が凹溝４９に対向して設けられ、
このセンサ保持部材５３の開口部に、センサ仕切板５０
の頭部５１とは反対側の先端部が出入可能である。セン
サ保持部材５３の開口部には、それぞれのセンサ仕切板
５０に対応して、センサ仕切板５０がセンサ保持部祠５
３内に挿入されたか、否かを検知するセンサ（後述）例
えば光センサが、それぞれ内蔵されている。不良検出ピ
ン４６の下部に突出したロッド部５４は仕切板保持部材
４８に設けられた孔を貫通して、それぞれのセンサ仕切
板５０の上面に突出している。

ブロック４４の下方には、ピストンロッド５５を上下に
駆動するパンタグラフ駆動シリンダ５６が設けられてい
る。ノクンタグラフ５７の上部リンク軸は仕切板保持部
材４８の下部突出部に把持され、下部リンク軸はピスト
ンロッド５５の上部に把持されている。左右のリンク軸
は新型に水平方向（矢印Ｂ）に伸縮して仕切板駆動パー
５８をなす。仕切板駆動ノＪ−５８は、ピストンロッド
５５が上昇すると、ノクンタグラフ５７が左右方向に拡
がるので）２列に並列された保持線５２の、それぞれの
中央部を外側方向に押し出す。なおピストンロッド５５
が下降すると、仕切板駆動バー５８は、それぞれの保持
線５２から離れるように構成されている。

第４図はピストンロッド５５が上昇して仕切板１％動バ
ー５８が左右に押し出されている状態である。良品のり
−ド４２に対応する不杖検出ピン４６は押し下げられて
いるのでロッド部５４はセンサ仕切板５０の頭部５１か
ら外れた上面に当接している。従って、保持線５２が、
左右への押出し力を仕切板ｇ動バー５８から受けて、セ
ンサ仕切板５０をセンサ保持部材５３方向に摺動せしめ
ようとしても、頭部５１の段付面がロッド部５４の先端
によって係止される。一方スルーホールＴＨＶｃ挿入さ
れていない不良のリード４２’に対応する不良検出ピン
４６は、上昇された位置にあるので、ロッド部５４の下
先端は仕切板保持部材４８の孔よシ下方に突出していな
い。従って対応したセンサ仕切板５１は外方に押し出さ
れ、その先端はセンサ保持部材５３の開口部に挿入され
る。

従ってこの状態にある検出機構１９は、リード４２′が
スルーホールＴＨに挿入されていないことを検出する。

作動順序は下記のとおシである。

■　ＩＣの挟持、−移動（第５図（１）参照）フィンガ
ーグレート３１にてＩＣを挾持した時に挿入ヘッド１４
を所定の定位置に駆動せしめると同時にプリント板ＰＴ
を所定箇所に移動して、挿入されるべきスルーホールＴ
、ＨをＩＣの直下に位置せしめる。なおこの場合ブロッ
ク４４の状態は下死点にあシ、ノヤンタグラフ５７は水
平に伸びた状態にある。

■　ＩＣリード挿入、および検出（第５図（２）参照）
挿入ヘッド１４を下降させ、フィンガープレート３１の
下端面をプリント板ＴＨの上面近くで停止した後に、挿
入パー３２を降下せしめ、リードを対応するスルーホー
ルＴＨに挿入する。良品のリード４２の下側先端はプリ
ント板ＴＨの下面よシ所定敏だけ突出するが、不良のリ
ード４２′は座屈してスルーホールＴＨの近傍で曲げら
れる。

ブロック４４を上昇せしめると、良品のり−ド４２に対
応した不良検出ピン４６は、ブロック６内に入シ込むが
、不良のリード４２′に対応した不良検出ピン４６は突
出したｔまである。次にノＪ？ンタグラフ駆動シリンダ
５６（第４図）を作動しパンタグラフ５７（第４図）を
開にする。不良検出ピン４６（左ｆｉｌｌ　）に対応す
るセンサ仕切板５゜（第５図）は移動しないが、不良検
出ピン４６（右側）に対応するセンサ仕切板５１’　（
ｇ　５図）は移動するので、センサにて不良のリード４
２′がスルーホールＴＨに挿入されなかったことを検出
する。

ＩＣのすべてのリードがスルーホールＴＨに挿入された
場合は■の工程が終了するのに引続き、次のＩ（’の装
着工程に進むのであるが、リードがスルーホールに挿入
されないＩＣについては■以下の工程を行う。

■　挿入ミスのめったｒｃの排出（第３図（３）、（４
）参照） ブロック４４を下降させる。ノぐンタグラフ５７は開の
状態であるので、全てのセンサ仕切板５０゜５１は、外
側に移動して、゛頭部５１が不良検出ピン４６のロッド
部５４の直下に位置する。その後再びブロック４４を上
昇させると、不良検出ピン４６はロッド部５４の下側先
端が、頭部５１の上端面に当接するので、そのままスル
ーホールに挿入されているリード４２の下側先端を突上
げる。

よってＩＣはフィンガーグレート３１内に押し戻されて
、再び挿入ヘッド１４に保持される。

■　挿入ミスＩＣの排出（第５図（５）　、　（（ｉ）
参照）挿入ヘッド１４を上昇せしめてすべてのリードを
スルーホールＴＨよシ抜きとシ、次にアーム１５（第１
図）を回動させて、排出皿２１（第１図）上に移動した
ところで、挿入パー３２を下降させて、不良のＩＣをフ
ィンガープレート３１よシ突き落゛す。

第６図は第４図の検出機構１９の詳細な一例を示す回路
図である。又第７図は一般的なＩＣの平面図である。ｒ
ｃ例えばＤｒｐ形のＩＣでは多致のリードが（Ａ１．Ｂ
１）、（Ａ２．Ｂ２）、（Ａ３．Ｂ３）・・・の如く対
をなして配列されている。そして、その対の数は、図示
の如く７対であったシ、あるいは、８対、９対あるいは
それ以上であったシする。そこで、対の数に拘らず挿入
ミスのあったリードを検出できるのが望ましい。このた
めに第６図の検出機構は有益である。その考え方は、い
ずれのリードの対も同時に２本が挿入ミスを起すことは
ない、という事実に基づく。

経ｌ倹によれば１００万個のＩＣの自動装着試験におい
て、同一対の２本のリードが同時に挿入ミスを起したこ
とは未だない。そもそも唯１本のリードが挿入ミスを起
すという事態も非常に少ない。

第６図中の５３は第４図中のセンサ保持部材５３に当る
。図ではホトカプラ６１によシ各センナを形成している
。谷センナからの信号ａｌ、ｂｌ。

ａ　２　ｐ　ｂ　２・・・Ａ９．ｂ９は図示の如く対応
するＥＯＲ（ｔｘｃｌｕａｌｖｅ　ＯＲ）ゲート６２に
入力される。

レリえばリードＡｉに挿入ミスがあれば、対応するホト
カプラ６１はオンとなシ、信号ａ１は論理＠Ｌ＃となる
◎リードＢｌが正しく挿入されたとすれば、対応するホ
トカノラはオフとな多信号ｂｌは論理“Ｈ＃となる。か
くして各リードの対が共に正しく挿入されていれば対応
するＦＯＲダートは論理″′Ｌ”、又、各リードの対が
存在しないときもＥＯＲｆ−）は論理−Ｌ”となシ、各
リードの対のいずれか一方に挿入ミスがあると、対応す
るＥＯＲダートの出力は論理１Ｈ”となる。かくして、
ＯＲダート６３は、１本でもリード挿入ミスがおれば、
すなわち、いずれかのＦＯＲゲートから論理″′Ｈ＃が
出力されたときのみ論理″′Ｈ＃を出力する。この論理
″Ｈ＃はＡＮＤダート６４が開となったタイミングでト
ランジスタ６５に印加され、これをオンにする。ここに
ＡＮＤ　ｒ　−トロ　４が開となるのは、ＩＣが装着さ
れてから一定時間遅延（０，１秒位）した後である。こ
のために、ＯＲゲート６７および遅延回路６８が設けら
れる。もし」申入ミスがあると、トランジスタ６５がオ
ンとなシ、リレー６６を励磁し、挿入ミス検出信号ＤＥ
Ｔ（論理＠Ｌ＃）を出力する（第２図のステップ■参照
ン。

第８図は第１図のプロセッサ１１およびその周辺装置の
具体しＵを示すレイアウト図である。プロセッサ１１の
中核は中央処理装置（ｃｐｔｒ）　８１であシ、その他
ＲＡＭ　（ｒａｎｄｏｍ　’ａｃｃｅｓｓ　ｍｅｍｏｒ
ｙ）　８２゜インタフＷ−ｘ　（ＩＮＴ）　８３等を含
む。ＣＰＵ　８１はタイシライタ（ＴＹＰ　）　８４　
、紙テｊノ８５等にょシ、制御に必要なデータを入力す
る。又、；ンソール（ＣＯＮ）　８６からシステム全体
の制御情報を入力する。８７Ｘおよび８７Ｙはそれぞれ
サーボモータであムチ−プル駆動機構１８Ｘおよび′１
８Ｙ（第１図）にそれぞれ内蔵される。８７２はサーボ
モータであり、ブロック駆動シリンダ４５（第４図）を
駆動する。８８もサーボモータでｈｐ、パンタグラフｊ
尼動シリンダ５６（第４図）を駆動する。前記のインク
＋フェース８３ハ’２ＮｉｉＴセンサからの信号を受信
し、その中に挿入ミス検出信号ＤＥＴ　（第６図）も含
む。なお、上記構成要素はデータバスＤＢを介してＣＰ
Ｕ　８１とデータ交換を行う。

第９図は第８図におけるＲＡＭ　８２の一構成例を示す
図である。ＲＡＭ　８２には少なくとも図示するメモリ
エリアが準備されている。左側の番号１゜２・・・トは
ｎ個のＩＣを装着する工程の１一番である。

矢印９１の方向に並ぶメモリエリアは各工程毎に選択す
べきＩＣの種類が、ＩＣ膏号として、ｖ！ＵえばＡ９　
Ｉ＆３・・・煮７の如く記憶され、矢印９２および９３
の方向に並ぶメモリエリアには、プリント板ＰＴ上に掃
威すべき各ＩＣの位置が、２次元的に、すなわちＸ方向
のＸ−Ｙテーブル１７（第１図）の移ｍ　ｉｔ　（ｆｌ
ＪえばＸ４．Ｘ８　、　・Ｘ２　）おｊびＹ方向の移動
量（飼えばＹ６．Ｙｌ・・・Ｙ９）として記憶される。

ξれらメモリエリア９１．９２および９３の記憶データ
は第８図のタイプライタ８４あるいは紙テープ８５よシ
予め供給される。

ＲＡＭ　８２内の矢印９４で示すメモリエリアはいわば
フラグエリアであシ、既述の挿入ミス検出信号ＤＥＴの
論理を、各工程の終了毎にとの中に誉き込む。挿入ミス
のあった工程２には′Ｌ″が書込まれる。これは第２図
のステップ■に相当する。

そこで、あ２図のステップのでＩＣ装着終了が確認され
ると、ステップ０にて全ての７ラグエリアをサーチし、
論３１″′Ｌ＃の７ラグの有無を調べる。

今、工程２に対するフラグが、処理“Ｌ＃であるので、
ステップ■にてＣＰＵ　８１は再装幕指令を出す。

これによシステップ■にて、その工程２の自答を再び読
み出し、当該ＩＣ（Ａ３）をスゾレヅダ１３（第１図）
に供給して、ステップ０に戻る。

正しく再挿入がなされればフラグは論理１Ｌ″から１Ｈ
＃に書き直される。

第１０図は第８図におけるＲ２櫂の別の態様を示す図で
あ、９、ＲＡＭ８２’として示す。本図において、ＲＡ
ＩｖＩ　８２　’のメモリエリアには、最終工程ｎに引
続きさらに工程（ｎ＋１）、（ｎ＋２）に相当するエリ
アが備えられておシ、挿入ミスのあった工程２のＩＣ番
号Ａ３が書き込まれている。これは第２図のステップ■
においてなされる。ＣＰＵ　８１はステップ■を経て、
ステップ■で工程（ｎ＋１）に相当するエリアをサーチ
する。ここにＩＣ番号が書かれていれば、ステップ■に
至シ、挿入ミスのあったＩＯ２代−替品を再挿入する。

かくしてＩＣの自動修復が完了する。

発明の詳細 な説明したように本発明によれば、挿入ミスが生じても
工程の流れを一旦停止させることなくこれを修復でき、
プリント板に余て良品のＩＣを搭載することができる。

【図面の簡単な説明】

第１図は本発明のＩＣ自動装着システムの概要を示す模
式図、棺２図は第１図に示したＸＣ自動装着システムの
ｉ作を説明するための７０−テヤート、第３図は第２図
のステップ■の萩態を分シ易く描いた斜視図、第４図は
第２図のステップ■および■を実行するための機構を示
す部分断面図、第５図は第４図における排出機構の動作
を工程別に示す図、８Ｉ！６図は第４図の検出機構１９
の詳細な一列を示す回路図、第７図は一般的なＩＣの平
面図、第８図は第１図のゾロセッサ１１およびその周辺
装置の具体列を示すレイアウト図、第９図は第８図にお
けるＲＡＭ　８２の一構成列を示す図、第１０図は第８
図におけるＲＡ＆ｉの別の態様を示す図である。 １０・・・ＩＣ自動装着システム、１１・・・プロセッ
サ、１２・・・ＩＣロー〆、１３・・・スルツタ、１４
・・・挿入ヘッド、１８Ｘ、１８Ｙ・・・テーブル駆動
機構、１９・・・検出機構、２０・・・排出機構、４４
・・・ブロック、４５・・・ブロック駆動シリンダ、５
３・・・センサ保持部材、６１・・・ホトカノラ、６２
・・・ＥＯＲダート、８１・・・中央処理装置、８２・
・・ＲＡｋ１１９１．　。 ９２．９３．９４・・・メモリエリア、ＰＴ・・・プリ
ント板、ＴＨ・・・スルーホール。 特許出願人 富士通株式会社 特許出願代理人 弁理士　青　木　朗 弁理士　西　舘　和　之 弁理士　内　１）幸　男 弁理士　山　口　昭　之 第３図 第４図 ４ 第５１ （４）　１４ ン 第８図 第９図 第１０図 手続補正書 昭和６０年１月　２日 特許庁長官　志　賀　学　殿 １、事件の表示 昭和５８年特許願第２４７６９１号 ２、発明の名称 ＩＣ自動装着システム ３、補正をする。８ 事件との関係　特許出願人 名称　（５２２）富士通株式会社 ４、代理人 住所　〒１０５東京都港区虎ノ門−丁目８番１０号５、
補正の対象 （１）　明細書の「発明の詳細な説明」の欄（２）図面
（第２図） ６、補正の内容 （１）明細書第１３頁第１行に記載した「ステップ■」
を「−ステップ■Ｊと補正する。 （２）　同第２２頁第１９行に記載した「オン」を「オ
フ」と補正する。 （３）同第２２頁第２０行に記載した「“Ｌ”」を「“
Ｈパ」と補正する。 （４）同第２３頁第１行に記載した「オフ」をｒオン」
と補正する。 （５）同第２３頁第２行に記載した「Ｈ″」をｒ“′Ｌ
″ｊと補正する。 （６）同第２６頁第７行に記載した「ステップ■」を「
ステップ■」と補正する。 （７）図面（第２図）を別紙のとおりに補正する。 ７、添付書間の目録 補正図面（第２図）　１通

Claims (1)

1. 【特許請求の範囲】 １、スルーホールを有するプリント板の上面に搭載すべ
   き各棟のＩＣを収納してプロセッサの指令によシ指定の
   ＩＣを逐次供給する１ｃｏ−ダと、該プロセッサの指令
   によシ供給されたＩＣの直下に、対応するｎｆＪ　記ス
   ルーホールを位置させるＸ−Ｙ駆動機構と、該プロセッ
   サの指令によシその供給されたＩＣを保持し且つそのリ
   ードを対応する該スルーホール内に押入する挿入ヘッド
   と、該リードが完全にスルーホール内に挿入されたか否
   かを検出する検出部とを有してなるＩＣ自動装着システ
   ムにおいて、 前記検出部は前記プリント板の下面側に置かれる検出機
   構からなり、該検出機構によって、前記リードの挿入が
   不完全であることを示す挿入ミス検出（ｍ号が出力され
   ると即座に、その挿入ミスを生じたＩＣを前記プリント
   板から排出する排出機構を設けて排出された該ＸＣを所
   定箇所に捨て、又、その挿入ミスを生じたＩＣを特定す
   る情報を、前記挿入ミス検出信号の発生とともに記憶す
   る記憶部を設け、前記ＩＣを前記所定箇所に捨てたあと
   、その対応スルーホールはそのままにして引続＜Ｉｃを
   順次装着し、所定個数のＩＣの装着が終了した後、前記
   記憶部における前記情報の有無を調べ、該情報が有れば
   前記プロセッサよシ再装着指令を出力し、該情報によっ
   て特定される新しいＩＣを前記ＩＣローダよシ取シ出し
   て、該ＩＣに対応する前記スルーホールに再びそのリー
   ドを挿入するようにしたことを％徴とするｒｃ自動装着
   システム。 ２、前記記憶部は、前記プロセッサ内のＲＡＭ（ｒａｎ
   ｄｏｍ　ａｃｃｅｓｓ　ｍｅｍｏｒｙ）で６１、該ＲＡ
   Ｍ内には、前記所定個数のＩＣの各々に対応して、ＩＣ
   番号のメモリエリアと位置情報のメモリエリアとフラグ
   エリアとを有し、前記挿入ミス検出信号が発生したとき
   その麟理を対応する該フラグエリアに薔き込み、前記所
   定個数のＩＣの装着が終了するのに引続いて全ての該フ
   ラグエリアをサーチし、該挿入ミス検出信号がおれば前
   記再装着指令を前記プロセッサよ多出力する特許請求の
   範囲第１項記載のＩＣ自動装着システム。 ３、前記記憶部は、前記プロセッサ内のＲＡＭ（ｒａｎ
   ｄｏｍ　ａｃｃｅｓｓ　ｍｅｍｏｒｙ）でアシ、該ＲＡ
   Ｍ内には、前記所定個数のＩＣの各々に対応して、ＩＣ
   番号のメモリエリアと位置情報のメモリエリアとを有し
   、さらにこれらメモリエリアに付帯する追加メモリエリ
   アを設け、前記挿入ミス検出信号が発生したとき、当該
   ＩＣのＩＣ番号を対応する該追加メモリエリアに書き込
   み１、前記所定個数のＩＣの装着が終了するのに引続い
   て該追加メモリエリアをサーチし、該挿入ミス検出信号
   があれば前記再装着指令を前記ゾロセッサよ多出力する
   特許請求の範囲第１項記載のＩＣ自動装着システム。 ４、前記検出′ＰＡ構は、６前Ｈ６ｘｃの各リード毎に
   対応して設けられ且つ各咳リードが各前記スルーホール
   を通して前記プリント板の下面に突き出−たことを検知
   する複数のセンサと、相互に対向して対をなす２本の該
   リードに対応する２つの一該センサの対ごとに対応して
   、該センナからの出力ヲ入力信号とする複数のＥＯＲ（
   ｅｘｃｌｕｓｉｖｅ　ＯＲ）ダートとを有してなシ、該
   ＦＯＲダートのいずれかよシ論理“Ｈ”が出力されたと
   き前記挿入ミス検出信号を出力する特許請求の範囲第１
   項記載のＩＣ自動装着システム。 ５、前記排出機構および前記検出機構は一体となって１
   つのブロックをなし、該ブロックは前記プリント板の下
   面に対して前進又ぽ後退可能であシ、前記挿入ミス検出
   信号が発生したときは前進して前記リードの下端を押し
   上げ、前記挿入ヘッド内に該ＩＣを押し戻す特許請求の
   範囲第１項記載のＩＣ自動装着システム。