JPS60143014A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPS60143014A JPS60143014A JP24979883A JP24979883A JPS60143014A JP S60143014 A JPS60143014 A JP S60143014A JP 24979883 A JP24979883 A JP 24979883A JP 24979883 A JP24979883 A JP 24979883A JP S60143014 A JPS60143014 A JP S60143014A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- output
- voltage
- variable gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は自動利得制御回路に関する。特に、パルス伝送
に用いるピーク検出形自動利得制御回路において、電源
投入時の立上がり特性、サージなどの異常入力信号から
の復帰特性が優れた自動利得制御回路に関する。
に用いるピーク検出形自動利得制御回路において、電源
投入時の立上がり特性、サージなどの異常入力信号から
の復帰特性が優れた自動利得制御回路に関する。
従来の自動利得制御回路の一例を第１図に示す。
同図中、図面符号１は可変利得増幅器、２ばダイオード
、３．４は抵抗器、５は蓄電器、６は基準電圧発生回路
、７は誤差増幅器、８ば強制放電用スイッチ回路、Ｅは
放電用指示信号端子である。
、３．４は抵抗器、５は蓄電器、６は基準電圧発生回路
、７は誤差増幅器、８ば強制放電用スイッチ回路、Ｅは
放電用指示信号端子である。
また、ＩＮは外部からの入力パルス列通路、ＯＵＴは本
回路からの出力パルス列通路を示すものである。同図に
おいて、外部から入力端子ＩＮのパルス列は可変利得増
幅回路１により増幅され、本回路の出力端子ＯＵＴのパ
ルス列として外部へ出力されるとともに、ダイオード２
、抵抗器３．４、蓄電器５からなるピーク検出回路１１
に入力される。
回路からの出力パルス列通路を示すものである。同図に
おいて、外部から入力端子ＩＮのパルス列は可変利得増
幅回路１により増幅され、本回路の出力端子ＯＵＴのパ
ルス列として外部へ出力されるとともに、ダイオード２
、抵抗器３．４、蓄電器５からなるピーク検出回路１１
に入力される。
ダイオード２は出力端子ＯＵＴのパルス列のレヘルが蓄
電器５の電位にダイオード２のフォワードドロップ電圧
を加えた電圧以上になった場合にのみオン（導通）状態
となり、電流が蓄電器５に抵抗器３を通して流れ込み蓄
電器５の電位が上昇する。また出力端子ＯＵＴのパルス
列のピークレベルが、蓄電器５の電位にダイオード２の
フォワードドロップ電圧を加えた電圧よりも低い場合に
は、ダイオード２は常にオフ状態にあり、蓄電器５の電
位は蓄電器５の容量と抵抗器４の抵抗値できまる時定数
でダイオード２が、オン状態となる電圧まで１ｉ調に減
少する。
電器５の電位にダイオード２のフォワードドロップ電圧
を加えた電圧以上になった場合にのみオン（導通）状態
となり、電流が蓄電器５に抵抗器３を通して流れ込み蓄
電器５の電位が上昇する。また出力端子ＯＵＴのパルス
列のピークレベルが、蓄電器５の電位にダイオード２の
フォワードドロップ電圧を加えた電圧よりも低い場合に
は、ダイオード２は常にオフ状態にあり、蓄電器５の電
位は蓄電器５の容量と抵抗器４の抵抗値できまる時定数
でダイオード２が、オン状態となる電圧まで１ｉ調に減
少する。
このように、蓄電器５の電位は出力端子ＯＵＴのパルス
列のピークレベルが蓄電器５の電位にダイオード２のフ
ォワードドロップ電圧を加えた値より高くなると電圧が
上昇し、低くなると減少することにより、出力端子ＵＴ
Ｏのパルス列のピーク値を検出する回路として動作し、
蓄電器５には出力端子ＯＵＴのパルス列のピーク値の増
減に対応して増減する直流電位が得られる。さらに誤差
増幅器７は前述の原理により得られた直流電圧を基準電
圧発生回路６の出力基準電圧と比較し、蓄電器５の電位
が基準電圧に比べ低い場合には利得を増加させ、高い場
合には減少させる制御電圧を可変利得増幅回路１に対し
て出力する。
列のピークレベルが蓄電器５の電位にダイオード２のフ
ォワードドロップ電圧を加えた値より高くなると電圧が
上昇し、低くなると減少することにより、出力端子ＵＴ
Ｏのパルス列のピーク値を検出する回路として動作し、
蓄電器５には出力端子ＯＵＴのパルス列のピーク値の増
減に対応して増減する直流電位が得られる。さらに誤差
増幅器７は前述の原理により得られた直流電圧を基準電
圧発生回路６の出力基準電圧と比較し、蓄電器５の電位
が基準電圧に比べ低い場合には利得を増加させ、高い場
合には減少させる制御電圧を可変利得増幅回路１に対し
て出力する。
以上の動作を行うことにより、この従来例回路は、出力
端子のパルス列のピーク値が入力信号レベルの変動によ
らず一定となる。
端子のパルス列のピーク値が入力信号レベルの変動によ
らず一定となる。
蓄電器５の電位が電源の投入あるいは本発明の自動利得
制御回路の追従範囲を越えるサージなどの過大入力など
のために過度に充電された場合について述べる。簡単の
ため誤差増幅器の利得は十分に大きくほぼ無限大とみな
すことができ、ダイオードは理想ダイオードでフォワー
ドドロップは考慮する必要はないと仮定する。また、基
準電圧をＶｏ ＣＶＤ、抵抗器３．４の抵抗値をそれぞ
れＲ１（Ω）、Ｒ２（Ω〕、蓄電器５の容量Ｃ（Ｆ）と
する。
制御回路の追従範囲を越えるサージなどの過大入力など
のために過度に充電された場合について述べる。簡単の
ため誤差増幅器の利得は十分に大きくほぼ無限大とみな
すことができ、ダイオードは理想ダイオードでフォワー
ドドロップは考慮する必要はないと仮定する。また、基
準電圧をＶｏ ＣＶＤ、抵抗器３．４の抵抗値をそれぞ
れＲ１（Ω）、Ｒ２（Ω〕、蓄電器５の容量Ｃ（Ｆ）と
する。
前述のような原因により、蓄電器の両端の電圧がＶｔ
（Ｖ）（＞Ｖｏ）となったとすると、可変利得増幅回路
１は出力端子ＯＵＴのパルス列のピークレベルがＶｏ（
Ｖ）となるまで最小利得状態となり、出力端子ＯＵＴの
パルス列のピークレベルはＶｏより十分小さく、ダイオ
ード２はオフ状態となる。したがって、蓄電器５に蓄積
された電荷は、抵抗器４を通して時定数ＣＲ２で放電さ
れる。放電に要する時間は、過充電電圧をＶｓとすると である。ＣＲ２の値は通常１／ ｆ ｏ Ｘ ５０００
０程度に選ばれる。ただしｆｏはパルス列のビットレー
ト（ｂ／ｓ）である。例えばＶｚ ’＝Ｖｏ ＝ ３
（Ｖ）、Ｖｓ ＝ ６ （Ｖ） 、ｆ ｏ ＝１０ （
ｋｂ／ｓ ）とすると、ｔ ＝３．５ （ｓｅｃ ） となり、圧密状態に復帰するにかなりの時間を要する。
（Ｖ）（＞Ｖｏ）となったとすると、可変利得増幅回路
１は出力端子ＯＵＴのパルス列のピークレベルがＶｏ（
Ｖ）となるまで最小利得状態となり、出力端子ＯＵＴの
パルス列のピークレベルはＶｏより十分小さく、ダイオ
ード２はオフ状態となる。したがって、蓄電器５に蓄積
された電荷は、抵抗器４を通して時定数ＣＲ２で放電さ
れる。放電に要する時間は、過充電電圧をＶｓとすると である。ＣＲ２の値は通常１／ ｆ ｏ Ｘ ５０００
０程度に選ばれる。ただしｆｏはパルス列のビットレー
ト（ｂ／ｓ）である。例えばＶｚ ’＝Ｖｏ ＝ ３
（Ｖ）、Ｖｓ ＝ ６ （Ｖ） 、ｆ ｏ ＝１０ （
ｋｂ／ｓ ）とすると、ｔ ＝３．５ （ｓｅｃ ） となり、圧密状態に復帰するにかなりの時間を要する。
従来上記の問題を解決する方法として、電源投入時ある
いは、過大信号入力時に適当なタイミングをとった後に
、外部からの放電指示信号により強制放電用スイッチ回
路８を動作させ蓄電器５を一度強制的に放電させ、充電
モードで、再び引き込ませる方法がしばしば用いられて
いるが、正常動作に復帰する時間の短縮に効果があるよ
うにするためにはその配分に留意しなければならない。
いは、過大信号入力時に適当なタイミングをとった後に
、外部からの放電指示信号により強制放電用スイッチ回
路８を動作させ蓄電器５を一度強制的に放電させ、充電
モードで、再び引き込ませる方法がしばしば用いられて
いるが、正常動作に復帰する時間の短縮に効果があるよ
うにするためにはその配分に留意しなければならない。
本発明は、上記従来方式のもつ問題点を解決するもので
あり、強制放電動作時にピーク検出用の蓄電器の電位が
一定レベル以下になった時点で直ちに強制放電用スイッ
チ回路をオフ状態として強制放電動作を止めることによ
り、必要最小限の強制放電パルス幅による放電を行わせ
、ピーク検出用蓄電器が過充電される量を低減すること
により、電源投入時、過大信号入力時に発生する自動利
得制御回路の異常状態からの高速復帰を可能にすること
を目的とする。
あり、強制放電動作時にピーク検出用の蓄電器の電位が
一定レベル以下になった時点で直ちに強制放電用スイッ
チ回路をオフ状態として強制放電動作を止めることによ
り、必要最小限の強制放電パルス幅による放電を行わせ
、ピーク検出用蓄電器が過充電される量を低減すること
により、電源投入時、過大信号入力時に発生する自動利
得制御回路の異常状態からの高速復帰を可能にすること
を目的とする。
〔発明の特徴〕
本発明は、可変利得増幅回路出方がピーク検出回路の入
力となり、さらにピーク検出回路出方が誤差増幅回路入
力となり、この誤差増幅回路出方が可変利得増幅回路制
御入力となり、上記ピーク検出回路はピーク値ホールド
用の蓄電器を有し、この蓄電器にはその電荷を放電する
スイッチ回路が接続され、このスイッチ回路はセントリ
セット（Ｓ −Ｒ）フリップフロップ出力に接続され、
またＳ−Ｒフリップフロップは外部から入力される放電
指示信号が放電指示状態のときには、前記放電用スイッ
チ回路をオンの状態とし、上記外部からの放電指示信号
が非放電指示状態のときには上記Ｓ−Ｒフリップフロッ
プは上記放電用スイッチをオフの状態とすることを特徴
とする。
力となり、さらにピーク検出回路出方が誤差増幅回路入
力となり、この誤差増幅回路出方が可変利得増幅回路制
御入力となり、上記ピーク検出回路はピーク値ホールド
用の蓄電器を有し、この蓄電器にはその電荷を放電する
スイッチ回路が接続され、このスイッチ回路はセントリ
セット（Ｓ −Ｒ）フリップフロップ出力に接続され、
またＳ−Ｒフリップフロップは外部から入力される放電
指示信号が放電指示状態のときには、前記放電用スイッ
チ回路をオンの状態とし、上記外部からの放電指示信号
が非放電指示状態のときには上記Ｓ−Ｒフリップフロッ
プは上記放電用スイッチをオフの状態とすることを特徴
とする。
本発明の実施例装置を第２図によって説明する。
同図において、入力端子ＩＮと出方端子ＯＵＴの間に可
変利得増幅回路Ｉが接続され、上記出方端子ＯＵ；ｒは
ピーク値検出回路１１のダイオード２と抵抗器３の直列
接続を介して誤差増幅器７の一方の入力端子に接続され
る。上記誤差増幅器７の他方の入力端子には、上記ピー
ク値検出回路１１の抵抗器４と蓄電器５および強制放電
用スイッチ回路８の並列接続を介して基準電圧発生回路
６が直列に接続される。上記誤差増幅器７の出力は可変
利得増幅回路１に供給される。上記抵抗器３と蓄電器５
の接続点、すなわち上記誤差増幅器７の前記一方の入力
端子はナントゲート９を介してＳ−Ｒフリップフロップ
１０が接続されるとともに、直接Ｓ−Ｒフリップフロッ
プ１ｏのリセソ１へ端子に接続される。上記Ｓ−Ｒフリ
ップフロップ１ｏの出方は強制放電用スイッチ回路８に
結合される。
変利得増幅回路Ｉが接続され、上記出方端子ＯＵ；ｒは
ピーク値検出回路１１のダイオード２と抵抗器３の直列
接続を介して誤差増幅器７の一方の入力端子に接続され
る。上記誤差増幅器７の他方の入力端子には、上記ピー
ク値検出回路１１の抵抗器４と蓄電器５および強制放電
用スイッチ回路８の並列接続を介して基準電圧発生回路
６が直列に接続される。上記誤差増幅器７の出力は可変
利得増幅回路１に供給される。上記抵抗器３と蓄電器５
の接続点、すなわち上記誤差増幅器７の前記一方の入力
端子はナントゲート９を介してＳ−Ｒフリップフロップ
１０が接続されるとともに、直接Ｓ−Ｒフリップフロッ
プ１ｏのリセソ１へ端子に接続される。上記Ｓ−Ｒフリ
ップフロップ１ｏの出方は強制放電用スイッチ回路８に
結合される。
次に本回路の動作について説明する。
Ｓ−Ｒフリップフロップ１ｏは、初期状態では七ソ１−
状態にある。ＡＧＣリセット信号Ｅが入力されると、ナ
ントゲート９の出力がハイレヘルとなり、また強制放電
用スイッチ回路８がオン状態となり蓄電器５の電荷が放
電され、蓄電器５の電位が下がる。電圧レベルが低下す
ると、Ｓ−Ｒフリップフロップ１０はリセットされ、ナ
ンドゲ−１−９の出力は低レベルとなり、放電が止まり
、蓄電器５は充電され蓄電器５の電位が増加する。この
時点で上記ＡＧＣリセット信号Ｅが低レベルになってＳ
−Ｒフリップフロップ１０はセントされ初期状態に戻る
。
状態にある。ＡＧＣリセット信号Ｅが入力されると、ナ
ントゲート９の出力がハイレヘルとなり、また強制放電
用スイッチ回路８がオン状態となり蓄電器５の電荷が放
電され、蓄電器５の電位が下がる。電圧レベルが低下す
ると、Ｓ−Ｒフリップフロップ１０はリセットされ、ナ
ンドゲ−１−９の出力は低レベルとなり、放電が止まり
、蓄電器５は充電され蓄電器５の電位が増加する。この
時点で上記ＡＧＣリセット信号Ｅが低レベルになってＳ
−Ｒフリップフロップ１０はセントされ初期状態に戻る
。
第３図に第１図の従来例回路と第２図の本発りＪの実施
例回路を用いた場合の各部の信号波形を比較して示す。
例回路を用いた場合の各部の信号波形を比較して示す。
ＥはＡＧＣリセット信号、Ｃは蓄電器５の端子電圧、Ｏ
ＵＴは出力端子ＯＵＴの信号波形図である。同図中の時
間幅Ｔ１は従来例の場合の強制放電時間であり、Ｔ２は
従来例の放電を確実に行うためのカードタイム、Ｔ３は
従来例の強制放電終了後再び充電され正常状態にその蓄
電器電圧波形へが復帰するのに要する時間である。
ＵＴは出力端子ＯＵＴの信号波形図である。同図中の時
間幅Ｔ１は従来例の場合の強制放電時間であり、Ｔ２は
従来例の放電を確実に行うためのカードタイム、Ｔ３は
従来例の強制放電終了後再び充電され正常状態にその蓄
電器電圧波形へが復帰するのに要する時間である。
同図は初め過充電状態にある蓄電器５が強制放電を行っ
た後に正常状態に復帰するまでの従来例の時間を示す。
た後に正常状態に復帰するまでの従来例の時間を示す。
また同図において、時間幅ＴＲは蓄電器５の電荷の放電
が確実に行われるように決定する必要があり、考え得る
最大の過充電状態からの放電に要する時間以」二の時間
を見込んでおく必要があるので、リセット時間を十分に
短くすることができない。図の波形Ｂは従来例の場合の
出力パルス列のエンベロープである。本発明における蓄
電器電圧波形Ａ′、出力パルスのエンベロープはＢ′の
ようになり、電源投入時やザージなどの異状入力信号を
短時間に処理できる回路がＩＭられる。
が確実に行われるように決定する必要があり、考え得る
最大の過充電状態からの放電に要する時間以」二の時間
を見込んでおく必要があるので、リセット時間を十分に
短くすることができない。図の波形Ｂは従来例の場合の
出力パルス列のエンベロープである。本発明における蓄
電器電圧波形Ａ′、出力パルスのエンベロープはＢ′の
ようになり、電源投入時やザージなどの異状入力信号を
短時間に処理できる回路がＩＭられる。
以上説明したように、リセットまでに要する時間は強制
放電用スイッチ回路がオン状態になってから、Ｍ電器の
レヘルが下がってＳ−Ｒフリップフロップをリセットす
るまでの時間とケートの伝搬時間を加え合わせた時間で
あり、極めて短い時間にリセット動作を確実に行うこと
ができる。本発明によれば、極めて短い時間に、確実に
ＡＧＣ回路のりセソ１〜を行うことが可能となり回路の
安定性に役立つ優れた効果がある。
放電用スイッチ回路がオン状態になってから、Ｍ電器の
レヘルが下がってＳ−Ｒフリップフロップをリセットす
るまでの時間とケートの伝搬時間を加え合わせた時間で
あり、極めて短い時間にリセット動作を確実に行うこと
ができる。本発明によれば、極めて短い時間に、確実に
ＡＧＣ回路のりセソ１〜を行うことが可能となり回路の
安定性に役立つ優れた効果がある。
第１図は従来例回路のブロック構成図。
第２図は本発明実施例回路のブロック構成図。
第３図は実施例および従来例回路の動作波形図。
ＥはＡＧＣリセット信号、Ｃは蓄電器５の端子電圧、Ｏ
ＵＴは出力端子ＯＵＴの信号波形図である。 ■・・・可変利得増幅回路、２・・・ダイオード、３．
４・・・抵抗器、５・・・蓄電器、６・・・基準電圧発
生回路、７・・・誤差増幅器、８・・・強制放電用スイ
ッチ回路、９・・・ナンドゲ−１・、１０・・・Ｓ−Ｒ
フリップフロツプ、１１・・・ピーク値検出回路。 特許出願人代理人 ゛ ぺ 弁理士井出直孝 第１図 第２図 第３図
ＵＴは出力端子ＯＵＴの信号波形図である。 ■・・・可変利得増幅回路、２・・・ダイオード、３．
４・・・抵抗器、５・・・蓄電器、６・・・基準電圧発
生回路、７・・・誤差増幅器、８・・・強制放電用スイ
ッチ回路、９・・・ナンドゲ−１・、１０・・・Ｓ−Ｒ
フリップフロツプ、１１・・・ピーク値検出回路。 特許出願人代理人 ゛ ぺ 弁理士井出直孝 第１図 第２図 第３図
Claims (1)
- 【特許請求の範囲】 （１１人力信号を増幅する可変利得増幅回路と、上記可
変利得制御回路出力のピーク値に対応する電圧に充電さ
れる蓄電器を含むピーク値検出回路と、 上記蓄電器の充電電荷を外部からの放電指示信号により
強制放電させる強制放電用スイッチ回路と、 基準電圧を発生する基準電圧発生回路と、上記ピーク値
検出回路の出力電圧をこの基準電圧発生回路の出力と比
較してその誤差を増幅してその出力を上記可変利得増幅
回路の利ｉＭ制御入力に結合する誤差増幅器と を備えた自動利得接続回路において、 上記蓄電器の端子電圧が所定レベル以下であるときには
上記強制放電用スイッチ回路の動作を禁止するように構
成されたことを特徴とする自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24979883A JPS60143014A (ja) | 1983-12-29 | 1983-12-29 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24979883A JPS60143014A (ja) | 1983-12-29 | 1983-12-29 | 自動利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60143014A true JPS60143014A (ja) | 1985-07-29 |
Family
ID=17198366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24979883A Pending JPS60143014A (ja) | 1983-12-29 | 1983-12-29 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60143014A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5437449A (en) * | 1977-07-09 | 1979-03-19 | Nec Corp | Automatic gain control circuit |
-
1983
- 1983-12-29 JP JP24979883A patent/JPS60143014A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5437449A (en) * | 1977-07-09 | 1979-03-19 | Nec Corp | Automatic gain control circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0055136B1 (en) | A semiconductor buffer circuit | |
| US5212664A (en) | Information card with dual power detection signals to memory decoder | |
| EP0033033B1 (en) | A schmitt trigger circuit, for example for use in a dynamic mis memory circuit | |
| JPS60143014A (ja) | 自動利得制御回路 | |
| US3659214A (en) | Pulse regenerating circuit | |
| US20030042871A1 (en) | Method and apparatus for using pulse current to extend the functionality of a battery | |
| US20020067152A1 (en) | Method of powering-up battery powered apparatus | |
| JPH09149631A (ja) | 電源装置 | |
| JP4379558B2 (ja) | 二次電池の保護回路 | |
| EP0391603B1 (en) | Information card | |
| CN216056963U (zh) | 具有补偿功能的光耦传输电路 | |
| CN218243333U (zh) | 适用于安全防护的驱动电路 | |
| CN221575142U (zh) | 一种电源过载及短路保护电路、开关电源系统 | |
| CN217010371U (zh) | 用于维持供电状态的电路及电能供应系统 | |
| JPS59165517A (ja) | 遅延回路 | |
| CN217689991U (zh) | 一种高电平有效的延时控制复位电路 | |
| JPS58144545A (ja) | 電池充電回路 | |
| JP3193175B2 (ja) | 電池電圧低下検出回路 | |
| KR920009361B1 (ko) | 충방전 제어회로 | |
| JP2712873B2 (ja) | バッテリ充電状態監視回路 | |
| JP2638647B2 (ja) | 蓄電池の充電回路 | |
| JPH0350449B2 (ja) | ||
| JP2841470B2 (ja) | 充放電回路 | |
| JP2557628B2 (ja) | リツプルフイルタ | |
| SU1513579A1 (ru) | Стабилизирующий источник электропитани |