JPS6014530A - 遅延等化方式 - Google Patents
遅延等化方式Info
- Publication number
- JPS6014530A JPS6014530A JP12195283A JP12195283A JPS6014530A JP S6014530 A JPS6014530 A JP S6014530A JP 12195283 A JP12195283 A JP 12195283A JP 12195283 A JP12195283 A JP 12195283A JP S6014530 A JPS6014530 A JP S6014530A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- amplitude
- signal
- waveform
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000010363 phase shift Effects 0.000 claims description 5
- 230000001934 delay Effects 0.000 claims 2
- 230000003111 delayed effect Effects 0.000 abstract description 7
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 13
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/01—Reducing phase shift
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、デジタル信号の周波数変調方式（以下ＦＭと
する）送受信機の遅延等化方式に関する。
する）送受信機の遅延等化方式に関する。
特に狭帯域ＦＭ送受信機の遅延等化方式に関する。
従来、デジタル信号をＦＭ変調方式によｐ狭帯域伝送し
た場合に受信機の中間周波フィルタ（以下ＩＰフィルタ
という）の遅延特性により発生する復調出力における符
号量干渉は、受信機側で信号識別するときに大きな問題
となっている。しかしながら、自動等化技術として、例
えばトランスバーザル方式を用いるには、乗算器を多数
必要とし回路が非常に複雑で高価なものになるばかりで
なく、復調出力に非線形歪みがある場合には改善度があ
まり上らず、また、工Ｆフィルタそのものの特性を改善
するにも限界があり、振幅特性が良い場合には遅延特性
が劣化し、逆に遅延特性を良くすれば位相特性が劣化す
る欠点があった。
た場合に受信機の中間周波フィルタ（以下ＩＰフィルタ
という）の遅延特性により発生する復調出力における符
号量干渉は、受信機側で信号識別するときに大きな問題
となっている。しかしながら、自動等化技術として、例
えばトランスバーザル方式を用いるには、乗算器を多数
必要とし回路が非常に複雑で高価なものになるばかりで
なく、復調出力に非線形歪みがある場合には改善度があ
まり上らず、また、工Ｆフィルタそのものの特性を改善
するにも限界があり、振幅特性が良い場合には遅延特性
が劣化し、逆に遅延特性を良くすれば位相特性が劣化す
る欠点があった。
本発明は、前記の欠点を改善し、工Ｆフィルタの遅延特
性のために発生する受信機の復調出力における非線形歪
みを遅延等化する遅延等化方式を提供することを目的と
する。
性のために発生する受信機の復調出力における非線形歪
みを遅延等化する遅延等化方式を提供することを目的と
する。
本発明は、ＦＭ送受信機の遅延等化方式において、ＩＦ
フィルタの遅延特性により発生する受信機の復調出力の
非線形歪みを補正するため、送信機または受信機のベー
スバンド帯において入力信号の振幅罠より遅延特性を制
御する遅延等化手段により構成されたととを特徴とする
。遅延等化回路には、アナログ遅延回路または高速クロ
ックで制御するアナログ遅延素子および抵抗、コンデン
サ、演算増幅器よりなるアクティブ移相回路が好ましい
。
フィルタの遅延特性により発生する受信機の復調出力の
非線形歪みを補正するため、送信機または受信機のベー
スバンド帯において入力信号の振幅罠より遅延特性を制
御する遅延等化手段により構成されたととを特徴とする
。遅延等化回路には、アナログ遅延回路または高速クロ
ックで制御するアナログ遅延素子および抵抗、コンデン
サ、演算増幅器よりなるアクティブ移相回路が好ましい
。
本発明の実施例について、図面を参照して説明する。第
１図は本発明一実施例遅延等化回路のブロック構成図で
ある。ＦＭ信号が無線受信機ｌに入力され、無線受信機
１の出力には、ＩＦフィルタ２が接続され、ＩＦフィル
タ２に工Ｆ信号が入力される。工Ｆフィルタ２の出力に
は、リミッタアンプ３が接続される。リミッタアンプ３
の出力には、ＦＭ検波器４が接続される。ＦＭ検波器４
の出力には、遅延回路５が接続され、遅延回路５にベー
スバンド信号が入力される。遅延回路５の出力には、ベ
ースバンドフィルタ６が接続される。
１図は本発明一実施例遅延等化回路のブロック構成図で
ある。ＦＭ信号が無線受信機ｌに入力され、無線受信機
１の出力には、ＩＦフィルタ２が接続され、ＩＦフィル
タ２に工Ｆ信号が入力される。工Ｆフィルタ２の出力に
は、リミッタアンプ３が接続される。リミッタアンプ３
の出力には、ＦＭ検波器４が接続される。ＦＭ検波器４
の出力には、遅延回路５が接続され、遅延回路５にベー
スバンド信号が入力される。遅延回路５の出力には、ベ
ースバンドフィルタ６が接続される。
ベースバンドフィルタ６の出力には、識別回路７が接続
され、識別回路７からは識別されたデジタル信号が送出
される。またＦＭ検波器４の出力には、そのベースバン
ド信号出力の振幅をもとに遅延量を制御する遅延制御部
８が接続される。遅延制御部８の出力には、遅延回路５
が接続され制御される。第４図は本発明一実施例遅延等
化器のプロック構成図である。ベースバンド入力信号Ｄ
ＥＬ−ＡＹ工Ｎが遅延回路５と遅延制御部８のアナログ
・デジタル変換器９とに接続される。アナログ・デジタ
ル変換器９の出力には、リードオンリメモリ１０が接続
される。リードオンリメモリ１０の出力には、デジタル
・アナログ変換器１１が接続される。
され、識別回路７からは識別されたデジタル信号が送出
される。またＦＭ検波器４の出力には、そのベースバン
ド信号出力の振幅をもとに遅延量を制御する遅延制御部
８が接続される。遅延制御部８の出力には、遅延回路５
が接続され制御される。第４図は本発明一実施例遅延等
化器のプロック構成図である。ベースバンド入力信号Ｄ
ＥＬ−ＡＹ工Ｎが遅延回路５と遅延制御部８のアナログ
・デジタル変換器９とに接続される。アナログ・デジタ
ル変換器９の出力には、リードオンリメモリ１０が接続
される。リードオンリメモリ１０の出力には、デジタル
・アナログ変換器１１が接続される。
デジタル・アナログ変換器１１の出力には、発振器１２
が接続される。発振器１２の出力には、遅延回路５が接
続され、遅延回路５からは、波形歪を補正された信号が
送出される。遅延回路５には、高速クロックで動作する
アナログ遅延素子が使用される。
が接続される。発振器１２の出力には、遅延回路５が接
続され、遅延回路５からは、波形歪を補正された信号が
送出される。遅延回路５には、高速クロックで動作する
アナログ遅延素子が使用される。
第５図は本発明の別の実施例遅延等化器の回路である。
ベースバンド入力信号ＤＥＬＡＹ ＩＮがコンデンサＣ
および抵抗Ｒ１に入力される。コンデンサＣには、非線
形回路１４が接続される。非線形回路１４は抵抗Ｒ３に
ダイオードＸ、およびＸ２が並列に接続された回路より
なり、抵抗Ｒ３の一方の端子はコンデンサＣに接続され
、他方の端子性接地される。コンデンサＣと抵抗Ｒ３の
接続点には、演算増幅器１３の「＋」入力端子が接続さ
れる。抵抗Ｒ１には、演算増幅器１３の「−」入力端子
が接続される。演算増幅器１３からは波形歪を補正され
た信号ＤＥＬＡＹ ＯＵＴが送出される。演算増幅器１
３の出力は、抵抗Ｒ２を介して演算増幅器１３の「−」
入力端子に接続され、信号ＤＢＴＪＡＹ ＯＵＴの一部
が帰還される。
および抵抗Ｒ１に入力される。コンデンサＣには、非線
形回路１４が接続される。非線形回路１４は抵抗Ｒ３に
ダイオードＸ、およびＸ２が並列に接続された回路より
なり、抵抗Ｒ３の一方の端子はコンデンサＣに接続され
、他方の端子性接地される。コンデンサＣと抵抗Ｒ３の
接続点には、演算増幅器１３の「＋」入力端子が接続さ
れる。抵抗Ｒ１には、演算増幅器１３の「−」入力端子
が接続される。演算増幅器１３からは波形歪を補正され
た信号ＤＥＬＡＹ ＯＵＴが送出される。演算増幅器１
３の出力は、抵抗Ｒ２を介して演算増幅器１３の「−」
入力端子に接続され、信号ＤＢＴＪＡＹ ＯＵＴの一部
が帰還される。
このような遅延等化器の動作について第１図、第２図、
第５図、第４図および第５図を用いて説明する。第２図
は第１図における工Ｆフィルタの振幅および遅延特性図
である。第３図は第１図における送信側変調器入力信号
波形図、ＦＭ検波器出力信号波形図および遅延回路出力
信号波形図である。第１図の工Ｆフィルタ２の特性例を
第２図に示す。Ａは振幅特性、τは遅延特性を表わす。
第５図、第４図および第５図を用いて説明する。第２図
は第１図における工Ｆフィルタの振幅および遅延特性図
である。第３図は第１図における送信側変調器入力信号
波形図、ＦＭ検波器出力信号波形図および遅延回路出力
信号波形図である。第１図の工Ｆフィルタ２の特性例を
第２図に示す。Ａは振幅特性、τは遅延特性を表わす。
す力わち、受信１７周波数が中心周波ｇＱ ｆ。Ｋ近い
範囲では工Ｆフィルタ２の出力は十分なレベルであり、
遅延量τは少ないが、受信１７周波数が中心周波数ｆ。
範囲では工Ｆフィルタ２の出力は十分なレベルであり、
遅延量τは少ないが、受信１７周波数が中心周波数ｆ。
から離れるに従って、Ｉ？フィルタ２の出力レベルは小
さくなり、遅延１τは大きく々っている。このよりな工
Ｆフィルタ２を通ったＦＭ信号を検波した例が第３図で
ある。
さくなり、遅延１τは大きく々っている。このよりな工
Ｆフィルタ２を通ったＦＭ信号を検波した例が第３図で
ある。
受信したＩＦ周波数が−ｆＭから＋１Ｍの間で変化する
ときに、７Ｍ検波器４の出力は、−一から■、の間で変
化する電圧を出力している。図外の送信側ＦＭ変調器の
入力信号波形（以下送信信号波形とする）をＢとする。
ときに、７Ｍ検波器４の出力は、−一から■、の間で変
化する電圧を出力している。図外の送信側ＦＭ変調器の
入力信号波形（以下送信信号波形とする）をＢとする。
送信信号波形日に対し、７Ｍ検波器４の出力信号波形Ｓ
′は遅延量τ′だけ遅れている。１Ｆフイルタ２の遅延
量τは前記遅延量τ′に最も影響する。ここで、７Ｍ検
波器４の出力信号波形Ｓ′の振幅がＶであったとすると
、このときの遅延量楊は振幅Ｖを出力したときの周波数
ｆｖに相当する工Ｆフィルタ２の遅延量τ７が支配的に
なる。このことから７Ｍ検波器４の出方信号波形Ｓ′の
振幅が■であるときには τＶ′夕τＶ であることが分る。すなわち、７Ｍ検波器４の出力信号
波形Ｓ′における波形歪みはほとんど振幅によって決め
られる。このことは７Ｍ検波器４の出力信号波形Ｓ′の
波形歪みを等化するためにはちょうとその出力信号波形
Ｓ′の遅延量τ′と同じ遅延量だけ打ち消す操作をすれ
ば良いことを意味する。
′は遅延量τ′だけ遅れている。１Ｆフイルタ２の遅延
量τは前記遅延量τ′に最も影響する。ここで、７Ｍ検
波器４の出力信号波形Ｓ′の振幅がＶであったとすると
、このときの遅延量楊は振幅Ｖを出力したときの周波数
ｆｖに相当する工Ｆフィルタ２の遅延量τ７が支配的に
なる。このことから７Ｍ検波器４の出方信号波形Ｓ′の
振幅が■であるときには τＶ′夕τＶ であることが分る。すなわち、７Ｍ検波器４の出力信号
波形Ｓ′における波形歪みはほとんど振幅によって決め
られる。このことは７Ｍ検波器４の出力信号波形Ｓ′の
波形歪みを等化するためにはちょうとその出力信号波形
Ｓ′の遅延量τ′と同じ遅延量だけ打ち消す操作をすれ
ば良いことを意味する。
第１図における遅延回路５の遅延ｆｔは振幅に応じて、
τ。−τ′となるように設定される。ここでτ０は一定
の値である。したがって、遅延回路５を通ったのちの波
形Ｓ〃は送４ｇ信号波形Ｓよりτ′＋（τ。−τ′）＝
τ。
τ。−τ′となるように設定される。ここでτ０は一定
の値である。したがって、遅延回路５を通ったのちの波
形Ｓ〃は送４ｇ信号波形Ｓよりτ′＋（τ。−τ′）＝
τ。
だけ遅れた波形になるため歪みが除去される。第１図に
ついて、遅延制御部８は７Ｍ検波器４の出力信号波形Ｓ
′の振幅を検知して遅延回路５の遅延量を制御するため
の遅延制御部８である。以下、遅延回路５および遅延制
御部８について説明する。
ついて、遅延制御部８は７Ｍ検波器４の出力信号波形Ｓ
′の振幅を検知して遅延回路５の遅延量を制御するため
の遅延制御部８である。以下、遅延回路５および遅延制
御部８について説明する。
第４図において、遅延回路５としてＢ Ｂ Ｄ （Ｂｕ
ｃｋｅｔＢｒｉｇａｄｅ Ｄｅｖｉｃｅ）あるいはＣＯ
Ｄ （Ｃｈａｒｇｅ−ＤｏｕｐｌｅｄＤｅｖｉｃθ）等
のアナログ遅延素子が使われている。
ｃｋｅｔＢｒｉｇａｄｅ Ｄｅｖｉｃｅ）あるいはＣＯ
Ｄ （Ｃｈａｒｇｅ−ＤｏｕｐｌｅｄＤｅｖｉｃθ）等
のアナログ遅延素子が使われている。
また遅延量を決定するための遅延制御部８は次のように
構成されている。アナログ・デジタル変換器９により遅
延入力信号ＤｍＬＡＹ ＩＮをデジタル信号に変換して
、リードオンリメモリ（以下ＲＯＭとする）１０の内容
を選択し、このときのＲＯＭｉ０の内容に従ってデジタ
ル・アナログ変換器１１よう制御電圧を発生し、発振器
１２の周波数ｆＨを可変制御する。このときの周波数ｆ
Ｅにより、遅延回路５の遅延量を決めている。ＲＯＭ
１０の内容は遅延入力信号ＤＥＬＡＹ ＩＮの振幅に対
応して遅延回路５の遅延量がτ。−τ′になる情報にな
っている。
構成されている。アナログ・デジタル変換器９により遅
延入力信号ＤｍＬＡＹ ＩＮをデジタル信号に変換して
、リードオンリメモリ（以下ＲＯＭとする）１０の内容
を選択し、このときのＲＯＭｉ０の内容に従ってデジタ
ル・アナログ変換器１１よう制御電圧を発生し、発振器
１２の周波数ｆＨを可変制御する。このときの周波数ｆ
Ｅにより、遅延回路５の遅延量を決めている。ＲＯＭ
１０の内容は遅延入力信号ＤＥＬＡＹ ＩＮの振幅に対
応して遅延回路５の遅延量がτ。−τ′になる情報にな
っている。
ここに、τ′は前記信号ＤＥＬＡＹ ＩＮの遅延量でＩ
Ｆフィルタの遅延量τに対応している。この方式では、
ＲＯＭｌ０の内容を細かく設定してやれば、ＩＦフィル
タの遅延のために生じた符号量干渉を十分打ち消すこと
ができる。
Ｆフィルタの遅延量τに対応している。この方式では、
ＲＯＭｌ０の内容を細かく設定してやれば、ＩＦフィル
タの遅延のために生じた符号量干渉を十分打ち消すこと
ができる。
第５図において、第１図の遅延回路５および遅延制御ｓ
８に相当する部分が一つの回路で構成されている。第５
図に示す回路は１次の移相回路であり、ダイオードｘｊ
、Ｘ２および抵抗Ｒ３からなる非線形回路１４の全体の
抵抗をｒとし、抵抗ＲいＲ２の値が等しい条件の下で伝
達関数はＧ（ｓ ）＝ −（１−５ｃｒ）／（１＋５ｃ
ｒ）で表わされ、遅延位相量として、 θ−−ｔａｎ （ωＣｒ） によシ与えられる。ｃｒが十分大きいときはｒは遅延入
力信号ＤＥＬＡＹ ＩＨの振幅の関数であり振幅が高い
所では小さな値となる。したがって、第５図の波形のよ
うに振幅とともに遅延量が大きくなる波形に対しては、
ｒは逆に振幅とともに小さくなり、その結果、遅延位相
量θも小さくなるため、工Ｆフィルタの遅延特性を補正
できる。
８に相当する部分が一つの回路で構成されている。第５
図に示す回路は１次の移相回路であり、ダイオードｘｊ
、Ｘ２および抵抗Ｒ３からなる非線形回路１４の全体の
抵抗をｒとし、抵抗ＲいＲ２の値が等しい条件の下で伝
達関数はＧ（ｓ ）＝ −（１−５ｃｒ）／（１＋５ｃ
ｒ）で表わされ、遅延位相量として、 θ−−ｔａｎ （ωＣｒ） によシ与えられる。ｃｒが十分大きいときはｒは遅延入
力信号ＤＥＬＡＹ ＩＨの振幅の関数であり振幅が高い
所では小さな値となる。したがって、第５図の波形のよ
うに振幅とともに遅延量が大きくなる波形に対しては、
ｒは逆に振幅とともに小さくなり、その結果、遅延位相
量θも小さくなるため、工Ｆフィルタの遅延特性を補正
できる。
第５図の具体例は、移相回路における遅延特性がダイオ
ードによる非線形歪みを利用した近似的なものであり、
１Ｆフイルタの遅延により生じたベースバンド波形歪み
を完全に打ち消すことはできないが、受信データの誤り
率の劣化を軽減するには最も簡単な構成で実現出来る。
ードによる非線形歪みを利用した近似的なものであり、
１Ｆフイルタの遅延により生じたベースバンド波形歪み
を完全に打ち消すことはできないが、受信データの誤り
率の劣化を軽減するには最も簡単な構成で実現出来る。
これまで述べた例は受信側で歪みの補正を行った場合で
あるが、これは送信側にてあらかじめ１Ｆフイルタと逆
遅延特性を持つように補正しておいても同様なことが言
える。この場合には変調器の入力側に遅延回路５および
その制御手段８を挿入すれば良い。
あるが、これは送信側にてあらかじめ１Ｆフイルタと逆
遅延特性を持つように補正しておいても同様なことが言
える。この場合には変調器の入力側に遅延回路５および
その制御手段８を挿入すれば良い。
本発明は、以上説明したように１ベースノくンドにおい
て人力毎号の振幅により遅延特性を制御して遅延等化す
ることにより、経済的に、工Ｆフィルタの遅延特性によ
り生じる復調出力における波形歪みを補正して、狭帯域
伝送におけるデジタル信号の受信誤り率の劣化を軽減で
きる優れた効果がある。
て人力毎号の振幅により遅延特性を制御して遅延等化す
ることにより、経済的に、工Ｆフィルタの遅延特性によ
り生じる復調出力における波形歪みを補正して、狭帯域
伝送におけるデジタル信号の受信誤り率の劣化を軽減で
きる優れた効果がある。
第１図は本発明一実施例遅延等化回路のフ゛ロック構成
図。 第２図は第１図における工１゛フイルりの振幅および遅
延特性図。 第３図は第１図における送信側変調器人カイ菩号波形図
、ＦＭ検波器出力信号波形図および遅延回路出力信号波
形図。 第４図は本発明一実施例遅延等化器のブロック図。 第５図は本発明の別の実施例遅延等化器のブロック図。 １・・・無線受信機、２・・・工Ｆフィルタ、３・・・
リミッタアンプ、４・・・ＦＭ検波器、５・・・遅延回
路、６・・・ベースバンドフィルタ、７・・・識別回路
、８・・・遅延制御部、９・・・アナログ・デジタル変
換器、１０・・・リードオンリメモリ（ＲＯＭ）、１１
・・・デジタル・アナログ変換器、１２・・・発信器、
１３・・・演算増幅器、１４・・・非線形回路。 特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝
図。 第２図は第１図における工１゛フイルりの振幅および遅
延特性図。 第３図は第１図における送信側変調器人カイ菩号波形図
、ＦＭ検波器出力信号波形図および遅延回路出力信号波
形図。 第４図は本発明一実施例遅延等化器のブロック図。 第５図は本発明の別の実施例遅延等化器のブロック図。 １・・・無線受信機、２・・・工Ｆフィルタ、３・・・
リミッタアンプ、４・・・ＦＭ検波器、５・・・遅延回
路、６・・・ベースバンドフィルタ、７・・・識別回路
、８・・・遅延制御部、９・・・アナログ・デジタル変
換器、１０・・・リードオンリメモリ（ＲＯＭ）、１１
・・・デジタル・アナログ変換器、１２・・・発信器、
１３・・・演算増幅器、１４・・・非線形回路。 特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝
Claims (8)
- （１）ＦＭ変調された信号を受信し中間周波信号を出力
する受信機と、 この中間周波信号をＦ波する中間周波フィルタと、 この中間周波信号を検波してベースバンド信号を出力す
るＦＭ検波器と、 このベースバンド信号の振幅に相応してこのベースバン
ド信号の遅延量を制御する遅延手段とを備え、 前記遅延手段は前記中間周波フィルタの遅延特性より生
じるＦＭ復調出力の歪みを補正するように１成され、た
遅延等化方式。 - （２）遅延手段は、 パ−スバンド信号を遅延するアナログ遅延回路と、 このアナログ遅延回路の遅延量を前記ベースバンド信号
の振幅に相応して制御する遅延制御部とにより構成され
た特許請求の範囲第（１）項に記載の遅延等化方式。 - （３） アナログ遅延回路は、抵抗とコンデンサと演算
増幅器を含むアクティブ移相回路であって、遅延制御部
は、ベースバンド信号の振幅に相応して前記抵抗の値を
変更することができるように構成された特許請求の範囲
第（２）項に記載の遅延等化方式。 - （４） アナログ遅延回路は、高速クロンクで動作する
アナログ遅延素子であって、 遅延制御部は、ベースバンド信号の振幅に相応して前記
高速クロックを発生するように構成された特許請求の範
囲第（２）項に記載・の遅延等化方式。 - （５）信号をＦＭ変調して送信する送信機と、この送信
機のＦＭ変調入力信号であるベースバンド信号の振幅に
相応してこのベースバンド信号の遅延量を制御する遅延
手段と、 前記ＦＭ変調された信号を受信し中間周波信号を出力す
る受信機と、 この中間周波信号をｒ波する中間周波フィルタと 全備え、 前記遅延手段は前記中間周波フィルタの遅延特性により
生じるＦＭ復調出力の歪みを補正するように構成された
遅延等化方式。 - （６）遅延手段は、 送信機のＦＭ変調入力信号であるベースバンド信号を遅
延するアナログ遅延回路と、 このアナログ遅延回路の遅延量を前記入力信号の振幅に
相応して制御する遅延制御部とにより構成された特許請
求の範囲第（５）項に記載の遅延等化方式。 - （７） アナログ遅延回路は、抵抗とコンデンサと演算
増幅器を含むアクティブ移相回路であって、遅延制御部
は、ベースバンド信号の振幅に相応して前記抵抗の値を
変更することができるように構成された特許請求の範囲
第（６）項に記載の遅延等化方式。 - （８） アナログ遅延回路は、高速クロックで動作する
アナログ遅延素子であって、 遅延制御部は、ベースバンド信号の振幅に相応して前記
高速クロックを発生するように構成された特許請求の範
囲第（６）項に記載の遅！Ｊ！；等化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12195283A JPS6014530A (ja) | 1983-07-05 | 1983-07-05 | 遅延等化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12195283A JPS6014530A (ja) | 1983-07-05 | 1983-07-05 | 遅延等化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6014530A true JPS6014530A (ja) | 1985-01-25 |
Family
ID=14823974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12195283A Pending JPS6014530A (ja) | 1983-07-05 | 1983-07-05 | 遅延等化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6014530A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021042996A (ja) * | 2019-09-06 | 2021-03-18 | 株式会社東芝 | 電子回路、電流計測装置、および方法 |
-
1983
- 1983-07-05 JP JP12195283A patent/JPS6014530A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021042996A (ja) * | 2019-09-06 | 2021-03-18 | 株式会社東芝 | 電子回路、電流計測装置、および方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5355101A (en) | Quadrature modulator having circuit for correcting phase error | |
| US5012490A (en) | Varying bandwidth digital signal detector | |
| US5008903A (en) | Adaptive transmit pre-emphasis for digital modem computed from noise spectrum | |
| WO2000057609A1 (en) | Phase-noise compensated digital communication receiver and method therefor | |
| JPH10271051A (ja) | 双方向等化を伴う送／受信装置 | |
| US5157691A (en) | Digital equalizer and fm receiver having same | |
| US4354276A (en) | Equalizing signal combiner | |
| US2871295A (en) | Automatic frequency correction in suppressed carrier communication systems | |
| JPS61137406A (ja) | デジタル受信機用復調器 | |
| US2259000A (en) | Transmission of frequency modulated waves | |
| JP3300185B2 (ja) | 無線機および無線機の使用方法 | |
| JPS6014530A (ja) | 遅延等化方式 | |
| JPH042226A (ja) | 通信システムにおける自動等化システム | |
| PL177642B1 (pl) | Korektor adaptacyjny | |
| JPH0531330B2 (ja) | ||
| US6269134B1 (en) | Data transmission method and apparatus in pulse amplitude modulation communication system | |
| JPS5917572B2 (ja) | 無線中継器 | |
| US4096454A (en) | Amplitude and delay equalization of surface acoustic wave filters in amplitude modulation system | |
| US4639935A (en) | Apparatus for correcting frequency-dependent attenuation of the transmitting medium in signal transmission | |
| US4403351A (en) | Method and apparatus for distinguishing between minimum and non-minimum phase fades | |
| JPS6323700B2 (ja) | ||
| SU1332543A1 (ru) | Радиоприемник однополосных сигналов | |
| US3440539A (en) | Remote controlled system for reducing distortion | |
| DK0896429T3 (da) | Fremgangsmåde til måling og korrektion af frekvensen af en modtageroscillator | |
| JPS6310613B2 (ja) |