JPS60147822A - パワ−オンリセツト回路 - Google Patents
パワ−オンリセツト回路Info
- Publication number
- JPS60147822A JPS60147822A JP59004355A JP435584A JPS60147822A JP S60147822 A JPS60147822 A JP S60147822A JP 59004355 A JP59004355 A JP 59004355A JP 435584 A JP435584 A JP 435584A JP S60147822 A JPS60147822 A JP S60147822A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- comparator
- capacitor
- output
- becomes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 15
- 230000000694 effects Effects 0.000 abstract description 4
- 230000000630 rising effect Effects 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 244000145845 chattering Species 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
−１−一
本発明はパワーオンリセット回路に関し、特に□
マイクロプロセッサ用に適するパワーオンリセット回路
に関するものである。
に関するものである。
□゛ 、“
（従来技術）
従来のパワーリセット回路はツェナーダイオ−Ｖと抵抗
器から成る基準電圧発生回路部と、２つの抵抗器の直列
口−から成る電圧検出部と前−基準電電回路部と電圧＝
ｉ部に接続され、初段に４゛、７・、１ 、 １．、、
、、、、。
器から成る基準電圧発生回路部と、２つの抵抗器の直列
口−から成る電圧検出部と前−基準電電回路部と電圧＝
ｉ部に接続され、初段に４゛、７・、１ 、 １．、、
、、、、。
レクタ接地増幅口路を有する１個のコンパレータとから
構成、れえも−８あ１、。、１．イ、。
構成、れえも−８あ１、。、１．イ、。
、 ・ ′ □
プロセッサ等のように水晶発振器を有し、発振器：）ト
１ が安定発振となるまでリセット信号を保持する必要があ
る場合には、前記パワーリセット回路４１１１１ 段に、同じくコンパレータと、抵抗１．コンデンサと゛
′ 護 から成る積分型遅延回路を接続して構成していた。
１ が安定発振となるまでリセット信号を保持する必要があ
る場合には、前記パワーリセット回路４１１１１ 段に、同じくコンパレータと、抵抗１．コンデンサと゛
′ 護 から成る積分型遅延回路を接続して構成していた。
・ ・ １−１− □
従って、従来のパワーオンリセット回路はマイ１ぽ１
クロプロセッサを応用する装置１ｌｔＶｃおいては複雑
と１１ １ １１ な９．実装スペースが大きく、又１価格も高いとζ ２− （発明の目的） 本発明の目的は従来、のパワーオンリセット回路に３け
る前記欠点を除去し、かつ電源切断時もリセットが安定
に作動するようにしたパワオリセット回路を提供するこ
とにある。
と１１ １ １１ な９．実装スペースが大きく、又１価格も高いとζ ２− （発明の目的） 本発明の目的は従来、のパワーオンリセット回路に３け
る前記欠点を除去し、かつ電源切断時もリセットが安定
に作動するようにしたパワオリセット回路を提供するこ
とにある。
（発明の構成）
不発明によれば、ツェナーダイオードと抵抗器の直列（
ロ）路から成る基準電圧発生部と、２つの抵抗器の直列
回路から成る電圧検出部と、前記基準電圧発生部と前記
電圧検出部とに接続されるコンパレータとから構成され
るパワオンリセット回路に？いて、前記電圧検出部の電
源側に接続された抵抗器と並列にコンデンサとダイオー
ドの直列回路を接続し、かつ、前記コンデンサとダイオ
ードの接続点と、接地ライン間に接地側がアノードとな
るようにダイオードを接続して成るパワーオンリセット
回路が得られる。
ロ）路から成る基準電圧発生部と、２つの抵抗器の直列
回路から成る電圧検出部と、前記基準電圧発生部と前記
電圧検出部とに接続されるコンパレータとから構成され
るパワオンリセット回路に？いて、前記電圧検出部の電
源側に接続された抵抗器と並列にコンデンサとダイオー
ドの直列回路を接続し、かつ、前記コンデンサとダイオ
ードの接続点と、接地ライン間に接地側がアノードとな
るようにダイオードを接続して成るパワーオンリセット
回路が得られる。
（実施例）
次に本発明の実施例について図面を参照して詳細に説明
する。
する。
第１図は本発明の一実施例を示す。第１図において、不
発−のパワーリセットツェナーダイオードＤＩ と抵抗
器几１の直列回路から成る基準電圧発生部と、２つの抵
抗器Ｒ２，）１３の直列回路から成る電圧検出部と前記
基準電圧発生部と前記電圧検出部とに接続されるコンパ
レータＺｌとから構成されるパワーオンリセット回路に
おいて、前記電圧検出部の電源側Ｖｃｃに接続された抵
抗器Ｒ２と並列に接続したコンデンサＣ１とダイオード
Ｄ２０直列回路と、前記コンデンサＣ１とダイオードＤ
２の接続点７と接地２１７０間に接地側がアノードとな
るように接続したダイオードＤ３とを含む。
発−のパワーリセットツェナーダイオードＤＩ と抵抗
器几１の直列回路から成る基準電圧発生部と、２つの抵
抗器Ｒ２，）１３の直列回路から成る電圧検出部と前記
基準電圧発生部と前記電圧検出部とに接続されるコンパ
レータＺｌとから構成されるパワーオンリセット回路に
おいて、前記電圧検出部の電源側Ｖｃｃに接続された抵
抗器Ｒ２と並列に接続したコンデンサＣ１とダイオード
Ｄ２０直列回路と、前記コンデンサＣ１とダイオードＤ
２の接続点７と接地２１７０間に接地側がアノードとな
るように接続したダイオードＤ３とを含む。
コンパレータＺｌは初段にコレクタ接地増幅回路を有す
る１個のコンパレータで、接地端子ｌと電源端子２との
間の電圧ＶＣＣで動作し１反転入力端子３谷非反転入力
端子４及び出力端子５を有する。このコンパレータＺｌ
にＦｉ、 ａ配電源端子２と接地端子１との間に、電源
端子２に対して基準電圧（Ｖｚ ）を発生さぜる工うに
接続されたツェナーダイオードＤＩと抵抗器Ｒ１とから
成る直列回路が、前記ツェナーダイオードＤＩと抵抗器
Ｒ１＼ との接続点と、非反転入力端子４との間に接続された抵
抗器Ｒ６を介して接続され、更に前記電源端子２と前記
接地端子ｌとの閲Ｅ、抵抗器Ｒ２の一端が前記電源熾子
２の側の検出電圧を発生する１１−１さ よう接続された抵抗Ｆ＃Ｒ２と！！竺器几３の一列〒路
が前記抵抗器Ｒ２とｐＸｉ起抵抗器Ｒ３の接続点を、： 介して反転入力端子３に接続されている。前記抵抗器Ｒ
２と抵抗器Ｒ３との接続点にはダイオードＤ２０カソー
ドが接続されており、このダイオードＤ２と、このダイ
オードＤ２のアノード０と前記□ 電源電子２との間に接続されたコンデンサＣＩとが抵抗
器Ｒ２に並列に接続されている。前記ダイオードＤ２の
アノードと、前記接地端子１との関には前記接地端子ｌ
の側がアノードとなる向きに接続されたダイオードＤ３
が設けられて２）、非反転入力端子４と出力端子５との
間には抵抗器５が設けられ、更に前記電源端子２と％前
記コンパ１□ レータＺｌの出力端子５との間には抵抗器Ｒ４が５− 設けられている。
る１個のコンパレータで、接地端子ｌと電源端子２との
間の電圧ＶＣＣで動作し１反転入力端子３谷非反転入力
端子４及び出力端子５を有する。このコンパレータＺｌ
にＦｉ、 ａ配電源端子２と接地端子１との間に、電源
端子２に対して基準電圧（Ｖｚ ）を発生さぜる工うに
接続されたツェナーダイオードＤＩと抵抗器Ｒ１とから
成る直列回路が、前記ツェナーダイオードＤＩと抵抗器
Ｒ１＼ との接続点と、非反転入力端子４との間に接続された抵
抗器Ｒ６を介して接続され、更に前記電源端子２と前記
接地端子ｌとの閲Ｅ、抵抗器Ｒ２の一端が前記電源熾子
２の側の検出電圧を発生する１１−１さ よう接続された抵抗Ｆ＃Ｒ２と！！竺器几３の一列〒路
が前記抵抗器Ｒ２とｐＸｉ起抵抗器Ｒ３の接続点を、： 介して反転入力端子３に接続されている。前記抵抗器Ｒ
２と抵抗器Ｒ３との接続点にはダイオードＤ２０カソー
ドが接続されており、このダイオードＤ２と、このダイ
オードＤ２のアノード０と前記□ 電源電子２との間に接続されたコンデンサＣＩとが抵抗
器Ｒ２に並列に接続されている。前記ダイオードＤ２の
アノードと、前記接地端子１との関には前記接地端子ｌ
の側がアノードとなる向きに接続されたダイオードＤ３
が設けられて２）、非反転入力端子４と出力端子５との
間には抵抗器５が設けられ、更に前記電源端子２と％前
記コンパ１□ レータＺｌの出力端子５との間には抵抗器Ｒ４が５− 設けられている。
２図を参照して本実施例の動作を説明すると、第２図の
波形ａは、ゆ木やかな立上９．立下りをもンパレータｚ
ｌの出力端子５の電圧Ｖｏを示すものであ°ふ、コンパ
レータＺｌは電源電圧ＶＣＣの立上夛後Ｔ１すなわち電
源電圧Ｖ ＣＣＯまでは不動作状態のため、波形ａと同
様に波形すを上昇させる。
波形ａは、ゆ木やかな立上９．立下りをもンパレータｚ
ｌの出力端子５の電圧Ｖｏを示すものであ°ふ、コンパ
レータＺｌは電源電圧ＶＣＣの立上夛後Ｔ１すなわち電
源電圧Ｖ ＣＣＯまでは不動作状態のため、波形ａと同
様に波形すを上昇させる。
Ｔ１からＴ２ までの間ｈコンデン−ｒＣ１と抵抗器Ｒ
２，Ｒ３との積分効果により、コンパレータＺｌの反転
入力端子３が、非反転入力端子４より高くなって２９．
出力端子５の電位が接地電位に近い口９レベルとなる。
２，Ｒ３との積分効果により、コンパレータＺｌの反転
入力端子３が、非反転入力端子４より高くなって２９．
出力端子５の電位が接地電位に近い口９レベルとなる。
Ｔ２Ｏ点で前記コンパレータＺｌの２つの入力の電位が
戊転するた応、出力端子５の電位は電源電ｄに近い・・
イレベルとなり、Ｔ３まで継続する。次に、纂２図の波
形ａのように、電源電圧Ｖｃｃが低下しはじめると、前
記ダイオ−ｒＤ２が逆バイアスとな９．コンデンサＣＩ
による遅延効果がなくなり、あらかじめ設定され６− たＶｃｃｌの点（すなわちＴ３の点）でコンパレータＺ
ｌの２つの入力の電位が反転し、出力端子５はロウレベ
ルとなる。この状態はＴ４まで続き。
戊転するた応、出力端子５の電位は電源電ｄに近い・・
イレベルとなり、Ｔ３まで継続する。次に、纂２図の波
形ａのように、電源電圧Ｖｃｃが低下しはじめると、前
記ダイオ−ｒＤ２が逆バイアスとな９．コンデンサＣＩ
による遅延効果がなくなり、あらかじめ設定され６− たＶｃｃｌの点（すなわちＴ３の点）でコンパレータＺ
ｌの２つの入力の電位が反転し、出力端子５はロウレベ
ルとなる。この状態はＴ４まで続き。
前記コンパレータＺｌが不動作となる電圧ＶＣＣＯＯ点
（すなわちＴ４の点）で前記コンパレータＺｌの出力端
子５の電位はほばＶｃｃｏまで上昇し、それ以降は、波
形Ｕとほぼ同じ電位で代下する。−万コンデンサＣＩの
電荷はダイオードＤ３を通して、電源側に放電される。
（すなわちＴ４の点）で前記コンパレータＺｌの出力端
子５の電位はほばＶｃｃｏまで上昇し、それ以降は、波
形Ｕとほぼ同じ電位で代下する。−万コンデンサＣＩの
電荷はダイオードＤ３を通して、電源側に放電される。
このパワーオンリセット回ａはコンパレータＺｌの出力
端子５がマイクロコンピュータのリセット端子に接続さ
れ、電源電圧が立上夛、水晶発振回路が安定するまでの
間。
端子５がマイクロコンピュータのリセット端子に接続さ
れ、電源電圧が立上夛、水晶発振回路が安定するまでの
間。
動作を停止させる他、同じく出力端子５をマイクロコン
ビエータの周辺出力回路にチャネルロック信号として与
えることにより、電源電圧ＶＣＣの立上り又は立下９時
に他装置に対して、誤ｐ７’（信号を出すのｔ確実に防
止することが小米る。
ビエータの周辺出力回路にチャネルロック信号として与
えることにより、電源電圧ＶＣＣの立上り又は立下９時
に他装置に対して、誤ｐ７’（信号を出すのｔ確実に防
止することが小米る。
なＰ、抵抗器Ｒ５及びＲ６は、コンパレータｚｌのＩＪ
、＝ア動作領域を短時間で通過させ、出力電圧のチャ
タリング発生を防止するための正帰還回路でありもしチ
ャタリングがおってもよければ不要となる。
、＝ア動作領域を短時間で通過させ、出力電圧のチャ
タリング発生を防止するための正帰還回路でありもしチ
ャタリングがおってもよければ不要となる。
（発明の効果）
本発明は、以上説明したようにコンパレータ１個中心に
、最少限の部品で電源の立上り、立下り時の誤り信号の
送出を防止するように確実に動作させ、かつ小戯、低価
格でかつ信頼性の高い等の効果がめる。
、最少限の部品で電源の立上り、立下り時の誤り信号の
送出を防止するように確実に動作させ、かつ小戯、低価
格でかつ信頼性の高い等の効果がめる。
Ｒ１図は本発明の一実施例を示す回路図、Ｒ２図はＲ１
図の回路の動作を示す波形図である。 １・・・・・・接地端子、２・・・・・・電源端子、３
・・・・・・反転入力端子、４・・・・・・非反転入力
端子、５・・・・・・出力端子、Ｄｌ・・・・・・ツェ
ナーダイオード、 Ｄ２． Ｄ３−・・・・ダイオード
、Ｚｌ・・・・・・コンパレータ、Ｒ１−Ｒ６・・・・
−・抵抗器、ＣＩ・・・・・・コンデンサ。
図の回路の動作を示す波形図である。 １・・・・・・接地端子、２・・・・・・電源端子、３
・・・・・・反転入力端子、４・・・・・・非反転入力
端子、５・・・・・・出力端子、Ｄｌ・・・・・・ツェ
ナーダイオード、 Ｄ２． Ｄ３−・・・・ダイオード
、Ｚｌ・・・・・・コンパレータ、Ｒ１−Ｒ６・・・・
−・抵抗器、ＣＩ・・・・・・コンデンサ。
Claims (1)
- ツェナーダイオードと抵抗器の直列回時から成る基準電
圧発生部と、２つの抵抗器の直り回路か５ ら成る電圧
検出部と前記基−電生発生部と前記電圧検出部とに接続
されるコンー’Ｖ−夕とから構成〒れる″ワー第２すゞ
′トロ路′ｌｃゝいて・前記電圧検出部の電呼側に接続
されｔ抵抗器と並列にコンデ′すと′イ、ｔ７）″０直
列！！竺を接続し・か９・前記コンデンサとダイオード
？竺続点と接地ライン間に接地側がアノードとなるよう
にダイオードを接続したことを特徴とするパイ−オンリ
セット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59004355A JPS60147822A (ja) | 1984-01-13 | 1984-01-13 | パワ−オンリセツト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59004355A JPS60147822A (ja) | 1984-01-13 | 1984-01-13 | パワ−オンリセツト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60147822A true JPS60147822A (ja) | 1985-08-03 |
| JPH042963B2 JPH042963B2 (ja) | 1992-01-21 |
Family
ID=11582090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59004355A Granted JPS60147822A (ja) | 1984-01-13 | 1984-01-13 | パワ−オンリセツト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60147822A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720044U (ja) * | 1980-07-10 | 1982-02-02 | ||
| JPS57170431U (ja) * | 1982-03-23 | 1982-10-27 |
-
1984
- 1984-01-13 JP JP59004355A patent/JPS60147822A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720044U (ja) * | 1980-07-10 | 1982-02-02 | ||
| JPS57170431U (ja) * | 1982-03-23 | 1982-10-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH042963B2 (ja) | 1992-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6515462B2 (en) | Power supply device | |
| JPH0546571B2 (ja) | ||
| JPS58186858A (ja) | 電子計算モジユ−ルの監視回路装置 | |
| JPS5836015A (ja) | 可変電子インピ−ダンス装置 | |
| JPS5871718A (ja) | デジタル時間形態ノイズフイルタ | |
| KR0177175B1 (ko) | 적분기용 비교기회로 | |
| US6184731B1 (en) | Reset signal generation circuit | |
| JPS5928936B2 (ja) | 光電スイッチ | |
| JPH042963B2 (ja) | ||
| JPS5921549Y2 (ja) | 単安定マルチバイブレ−タ | |
| KR930003911Y1 (ko) | 시간차를 가지는 리세트회로 | |
| SU1453390A1 (ru) | Стабилизированный источник питани | |
| JP2869219B2 (ja) | 安定化電源回路 | |
| KR920009191B1 (ko) | 리세트회로 | |
| JPH0516725Y2 (ja) | ||
| JP2879845B2 (ja) | 半導体装置 | |
| KR920004925B1 (ko) | 잡음뮤팅 및 정전압 제어회로 | |
| JPS6145654Y2 (ja) | ||
| JPH10303654A (ja) | ミュート回路 | |
| JPS645383Y2 (ja) | ||
| JPS5832347Y2 (ja) | 複合積分回路 | |
| JPH0642767B2 (ja) | システムリセット回路 | |
| JPS6338692Y2 (ja) | ||
| JPH02201618A (ja) | システムリセット回路 | |
| JPS5840637A (ja) | リセット回路 |