JPS60148149A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPS60148149A JPS60148149A JP433284A JP433284A JPS60148149A JP S60148149 A JPS60148149 A JP S60148149A JP 433284 A JP433284 A JP 433284A JP 433284 A JP433284 A JP 433284A JP S60148149 A JPS60148149 A JP S60148149A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- integrated circuit
- semiconductor integrated
- polyacetylene
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims abstract description 34
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229920001197 polyacetylene Polymers 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 229920000620 organic polymer Polymers 0.000 claims description 15
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 14
- YBGKQGSCGDNZIB-UHFFFAOYSA-N arsenic pentafluoride Chemical compound F[As](F)(F)(F)F YBGKQGSCGDNZIB-UHFFFAOYSA-N 0.000 claims description 7
- 229910021529 ammonia Inorganic materials 0.000 claims description 5
- JCMGUODNZMETBM-UHFFFAOYSA-N arsenic trifluoride Chemical compound F[As](F)F JCMGUODNZMETBM-UHFFFAOYSA-N 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 239000003153 chemical reaction reagent Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000006116 polymerization reaction Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 229920000128 polypyrrole Polymers 0.000 claims description 3
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 2
- 229920000265 Polyparaphenylene Polymers 0.000 claims description 2
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052794 bromium Inorganic materials 0.000 claims description 2
- 229910052801 chlorine Inorganic materials 0.000 claims description 2
- 239000000460 chlorine Substances 0.000 claims description 2
- -1 polyparaphenylene Polymers 0.000 claims description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 claims 2
- 239000002841 Lewis acid Substances 0.000 claims 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims 1
- 241000394567 Viola pubescens Species 0.000 claims 1
- 238000006555 catalytic reaction Methods 0.000 claims 1
- 229910052736 halogen Inorganic materials 0.000 claims 1
- 150000002367 halogens Chemical class 0.000 claims 1
- 150000007517 lewis acids Chemical class 0.000 claims 1
- 229910017604 nitric acid Inorganic materials 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 11
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 abstract description 9
- VLKZOEOYAKHREP-UHFFFAOYSA-N n-Hexane Chemical compound CCCCCC VLKZOEOYAKHREP-UHFFFAOYSA-N 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 239000007769 metal material Substances 0.000 abstract description 3
- 239000003054 catalyst Substances 0.000 abstract description 2
- 229920000642 polymer Polymers 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 description 10
- 238000005530 etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010574 gas phase reaction Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 2
- 230000035484 reaction time Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- TVMXDCGIABBOFY-UHFFFAOYSA-N octane Chemical compound CCCCCCCC TVMXDCGIABBOFY-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体集積回路装置の配線法に関し、特に、
有機高分子重合体を層間絶縁膜及び配線材料として用い
る方法に関する。
有機高分子重合体を層間絶縁膜及び配線材料として用い
る方法に関する。
従来、多層配線に用いる層間絶縁膜として、シリコン酸
化膜、シリコン窒化膜などの無機化合物、ポリイミドな
どの有機高分子化合物が用いられ、配線材料としては、
主にアルミニウムやポリシリコンが用いられてきた。
化膜、シリコン窒化膜などの無機化合物、ポリイミドな
どの有機高分子化合物が用いられ、配線材料としては、
主にアルミニウムやポリシリコンが用いられてきた。
集積回路では、素′子間の寄生チャンネルを防止するた
め、素子間全０．８μｍ程度の厚さに酸化（ＬＯＧＯ８
） Ｌ、素子分離を行ったシ、又、０．５〜１μｍ程度
のゲート電極が存在する等のために表面に凸凹が生じる
。そのため、多層配線を行う場合には、アルミニウム配
線の切断を防ぐためには表面を平坦化する必要がある。
め、素子間全０．８μｍ程度の厚さに酸化（ＬＯＧＯ８
） Ｌ、素子分離を行ったシ、又、０．５〜１μｍ程度
のゲート電極が存在する等のために表面に凸凹が生じる
。そのため、多層配線を行う場合には、アルミニウム配
線の切断を防ぐためには表面を平坦化する必要がある。
また、アルミニウムが配線として使われているためプロ
セス温度全低温化する必要がある。従来、半導体集積回
路装置の表面を平坦化する主なる方法として、エッチバ
ック法、バイアススパッタ法がある。エツチノくツク法
は、配線アルミニウム上に絶縁膜を通常のＣＶＤ法で形
成し、その後、レジストなどを塗布しゃ表面を平坦化し
た後、表面からある一定の厚さをエツチングして記載ア
ルミニウム上の絶縁膜の凸部を取シ除いて平坦化する技
術である。ノくイアススバッタ法は、絶縁膜をスノくツ
タ法で形成するとき、基板側に若干のバイアスをかけて
、段部の形状をなだらかにする方法である。
セス温度全低温化する必要がある。従来、半導体集積回
路装置の表面を平坦化する主なる方法として、エッチバ
ック法、バイアススパッタ法がある。エツチノくツク法
は、配線アルミニウム上に絶縁膜を通常のＣＶＤ法で形
成し、その後、レジストなどを塗布しゃ表面を平坦化し
た後、表面からある一定の厚さをエツチングして記載ア
ルミニウム上の絶縁膜の凸部を取シ除いて平坦化する技
術である。ノくイアススバッタ法は、絶縁膜をスノくツ
タ法で形成するとき、基板側に若干のバイアスをかけて
、段部の形状をなだらかにする方法である。
しかしながら、これら従来の表面平坦化法では以下の欠
点があった。すなわち、エツチノくツク法では、絶縁膜
とレジストとのエツチング速度が同じになるようにエツ
チング条件を設定する必要がアシ、エツチングを途中で
止めるため、プロセスの精密制御が重要になるという難
点があった。２（イアススバッタ法では、基板にかける
）くイアスが太きけねば、平坦化の程度も大きくなるが
、・くイアスを大きくすると、デバイスの損傷が増え、
膜の付着速度が遅くなるので、バイアスは、デノくイス
の種類と構造により最適化しなければならないという難
点があった。
点があった。すなわち、エツチノくツク法では、絶縁膜
とレジストとのエツチング速度が同じになるようにエツ
チング条件を設定する必要がアシ、エツチングを途中で
止めるため、プロセスの精密制御が重要になるという難
点があった。２（イアススバッタ法では、基板にかける
）くイアスが太きけねば、平坦化の程度も大きくなるが
、・くイアスを大きくすると、デバイスの損傷が増え、
膜の付着速度が遅くなるので、バイアスは、デノくイス
の種類と構造により最適化しなければならないという難
点があった。
したがって、本発明の目的は、上記問題点を解消した半
導体集積回路装置の配線法を提供するこにある。
導体集積回路装置の配線法を提供するこにある。
本発明は、半導体集積回路装置の配線法において、特に
ボリアスチレン、ボリノくラフエニレン、ポリピロール
等の有機高分子重合体を層間絶縁膜として用いること、
該有機高分子重合体表面及び各層間を選択的に高導電性
化せしめ、配線として用いることを特徴とする。
ボリアスチレン、ボリノくラフエニレン、ポリピロール
等の有機高分子重合体を層間絶縁膜として用いること、
該有機高分子重合体表面及び各層間を選択的に高導電性
化せしめ、配線として用いることを特徴とする。
本発明によると、層間絶縁膜としてポリアセチレン、ホ
リパラフエニレン、ポリピロール等の有機高分子重合体
を用いる半導体集積回路装置の多層配線法において、該
有機高分子重合体を、気相反応法によシ、ヨウ素（Ｉｔ
）、塩素（Ｃ’２）等のノ・ロゲンや、５フツ化ヒ素（
ＡｓＦ八ルへス酸、プロトン酸を用い、又、イオン注入
法によハ ５フッ化ヒ素（ＡｓＦ、）、臭素（Ｂｒｔ）
、ホウ素（ハ）などを用い、選択的に高導電性化せしめ
、配線を行うことが可能となり、金属材料による配線を
必要とせず、極低温で、特に室温でも多層配線を行うこ
とが可能となるという大きな利点を有する。さらに、該
有機高分子重合体を選択的に高導電性化せしめた部分が
配線として用いられるため、表面を平坦化する必要がな
い。さらに、該有機高分子重合体と、気体をうまく選択
することにより、例えば、ポリアセチレンを用いた場合
、該配線部分をアンモニア（ＮＨ３）気体にさらすこと
により、アンモニアと、電子受容性試薬との反応がおこ
シ、再び高絶縁性化することが可能となり７、比紋的簡
単に再配線を行うことが可能となるという利点も合せも
つ。
リパラフエニレン、ポリピロール等の有機高分子重合体
を用いる半導体集積回路装置の多層配線法において、該
有機高分子重合体を、気相反応法によシ、ヨウ素（Ｉｔ
）、塩素（Ｃ’２）等のノ・ロゲンや、５フツ化ヒ素（
ＡｓＦ八ルへス酸、プロトン酸を用い、又、イオン注入
法によハ ５フッ化ヒ素（ＡｓＦ、）、臭素（Ｂｒｔ）
、ホウ素（ハ）などを用い、選択的に高導電性化せしめ
、配線を行うことが可能となり、金属材料による配線を
必要とせず、極低温で、特に室温でも多層配線を行うこ
とが可能となるという大きな利点を有する。さらに、該
有機高分子重合体を選択的に高導電性化せしめた部分が
配線として用いられるため、表面を平坦化する必要がな
い。さらに、該有機高分子重合体と、気体をうまく選択
することにより、例えば、ポリアセチレンを用いた場合
、該配線部分をアンモニア（ＮＨ３）気体にさらすこと
により、アンモニアと、電子受容性試薬との反応がおこ
シ、再び高絶縁性化することが可能となり７、比紋的簡
単に再配線を行うことが可能となるという利点も合せも
つ。
次に、本発明を実施例に基づき、図面を用いて説明する
。
。
本実施例では、有機高分子化合物として、触媒重合法に
よつて重合したポリアセチレン用い、重子受答性試薬と
して５フフ化ヒ素を用い、これ全添加する方法として気
相皮革法を用いた。
よつて重合したポリアセチレン用い、重子受答性試薬と
して５フフ化ヒ素を用い、これ全添加する方法として気
相皮革法を用いた。
第１図は、本発明に基づいて作製したＭＯ８ａ半導体集
積回路装置の構造及びその製造工程を示す断面図である
。第１図（ａ）において、Ｐ型シリコン基板１０１に、
下側にチャンネルストソバ−１０２，１０２’を持つ厚
さ０．８μｍ、１ｆｆ１度のシリコン酸化膜１０３．１
０３’を形成し、次に約４５ＯＡのゲート酸化膜１０４
を形成した後、ゲートとなる約０．５μｍのポリシリコ
ン層１０５を形成する。さらにソース領域１０６、ドレ
イン領域１０６を形成し、ポリシリコン電極１０８．１
０９を形成する。
積回路装置の構造及びその製造工程を示す断面図である
。第１図（ａ）において、Ｐ型シリコン基板１０１に、
下側にチャンネルストソバ−１０２，１０２’を持つ厚
さ０．８μｍ、１ｆｆ１度のシリコン酸化膜１０３．１
０３’を形成し、次に約４５ＯＡのゲート酸化膜１０４
を形成した後、ゲートとなる約０．５μｍのポリシリコ
ン層１０５を形成する。さらにソース領域１０６、ドレ
イン領域１０６を形成し、ポリシリコン電極１０８．１
０９を形成する。
次に第１図Φンに示すように２μｍの厚さのポリアセチ
レン（ＣＨ）ｘ １１０を膜状に重合形成する。
レン（ＣＨ）ｘ １１０を膜状に重合形成する。
この時、ポリアセチレン（ＣＨ）ｘ膜は、トリエチルア
ルミニウム（ＡＡ！ （０２Ｈ６）８ ）−テトラブト
キジチタニウム（Ｔｉ （ＱＣ，Ｈｏ）４）系のチグラ
ー・ナツタ 〜触膜で、 ｋｌ／’Ｉ’ｉ比をモル比で
４とし、トルエンを硫媒として、真空中、室温でアセチ
レン（ＣＫ＝ＣＨ，）ガスを５００〜６００ｍ１Ｈｐの
圧力で１分間導入することによりて重合する。重合した
ポリアセチレン（ＣＨ）ｘ は、４０チがトランス型構
造であシ、室温で３チ／日の割合でトランス型構造が増
加し、最終的にトランス型構造が９８チとなり安定化し
、絶縁膜としての性質を有している。
ルミニウム（ＡＡ！ （０２Ｈ６）８ ）−テトラブト
キジチタニウム（Ｔｉ （ＱＣ，Ｈｏ）４）系のチグラ
ー・ナツタ 〜触膜で、 ｋｌ／’Ｉ’ｉ比をモル比で
４とし、トルエンを硫媒として、真空中、室温でアセチ
レン（ＣＫ＝ＣＨ，）ガスを５００〜６００ｍ１Ｈｐの
圧力で１分間導入することによりて重合する。重合した
ポリアセチレン（ＣＨ）ｘ は、４０チがトランス型構
造であシ、室温で３チ／日の割合でトランス型構造が増
加し、最終的にトランス型構造が９８チとなり安定化し
、絶縁膜としての性質を有している。
次に、残留触媒をトルエンやヘキサンなどで洗浄し、フ
ォトレジストを塗布し、露光・現像することによ多層間
の配線すべき部分のみが現れるようにする。その後、真
空中で５フッ化ヒ素（ＡｓＦｌｌ）を０．５Ｔｏｒｒの
圧力で１分間導入することにより、フォトレジストのな
い部分の導電率は２×１０２ＶＣＩｎとなシ、その後、
フォトレジストを剥離して、第１図０に示すようにポリ
シリコンとの間の配線１１１は完了する。
ォトレジストを塗布し、露光・現像することによ多層間
の配線すべき部分のみが現れるようにする。その後、真
空中で５フッ化ヒ素（ＡｓＦｌｌ）を０．５Ｔｏｒｒの
圧力で１分間導入することにより、フォトレジストのな
い部分の導電率は２×１０２ＶＣＩｎとなシ、その後、
フォトレジストを剥離して、第１図０に示すようにポリ
シリコンとの間の配線１１１は完了する。
以上の方法により、高絶縁性を有するポリアセチレン（
ＣＨ）ｘ を選択的に高導電性化せしめ配線を行うこと
が可能となり、金属材料による配線を必要せず、段差に
よる配線切れがなく、極低温で持に室温でも多層配線を
行うことが可能となるという大きな利点を有する。
ＣＨ）ｘ を選択的に高導電性化せしめ配線を行うこと
が可能となり、金属材料による配線を必要せず、段差に
よる配線切れがなく、極低温で持に室温でも多層配線を
行うことが可能となるという大きな利点を有する。
上記の高導電性化せしめた部分は、アンモニア（ＮＨ，
）ガステ、その圧力をＩＴｏｒｒとし、１０分間さらす
ことによシ、再び高絶縁性化せしめることが可能であシ
、誤配線があった場合には、再配線を行うことが可能で
あるという利点も有する。
）ガステ、その圧力をＩＴｏｒｒとし、１０分間さらす
ことによシ、再び高絶縁性化せしめることが可能であシ
、誤配線があった場合には、再配線を行うことが可能で
あるという利点も有する。
第２図は、本発明の第２の実施例を示すものであり、第
１図００上にさらにポリアセチレン（ＣＨ）ｘノ絶縁部
分１１３、層間の配線−分’１１４表面の配線部分１１
５ｔ−形成することによって２層目の配線を行うことが
可能となる。第２図で、配線１１２は、第１層目のポリ
アセチレン（（Ｊｌ ｘ表面部分の配線でちる。さらに
、以上の工程をくり返すことによシ、多層のｉ線が可能
となる。
１図００上にさらにポリアセチレン（ＣＨ）ｘノ絶縁部
分１１３、層間の配線−分’１１４表面の配線部分１１
５ｔ−形成することによって２層目の配線を行うことが
可能となる。第２図で、配線１１２は、第１層目のポリ
アセチレン（（Ｊｌ ｘ表面部分の配線でちる。さらに
、以上の工程をくり返すことによシ、多層のｉ線が可能
となる。
第３図は、本発明の層間絶縁膜及び配線として用いたポ
リアセチレン（ＣＨ）ｘ と、電子受容性試薬である５
フッ化ヒ素（ＡＳｒ、）とを室温で０．１Ｔｏｒｒで気
相反応せしめた時の実験結果でｌ、ｌＸｌ０−’Ｓ／ｚ
の導電率を有する高絶縁体から、６０秒間の反応によシ
、２×１０ｔＳ／ｃＩｒＬの導電率を有する良導体とな
ることがわかる。反応後は熱処理等の処理は一切不要で
ある。
リアセチレン（ＣＨ）ｘ と、電子受容性試薬である５
フッ化ヒ素（ＡＳｒ、）とを室温で０．１Ｔｏｒｒで気
相反応せしめた時の実験結果でｌ、ｌＸｌ０−’Ｓ／ｚ
の導電率を有する高絶縁体から、６０秒間の反応によシ
、２×１０ｔＳ／ｃＩｒＬの導電率を有する良導体とな
ることがわかる。反応後は熱処理等の処理は一切不要で
ある。
第４は、ポリアセチレン（ＣＨ）ｘの高導電性化せしめ
た部分とアンモニア（ＮＨ３）ガスとを室温で１’ｌ’
ｏｒｒの圧力で気相反応せしめた時の実験結果である。
た部分とアンモニア（ＮＨ３）ガスとを室温で１’ｌ’
ｏｒｒの圧力で気相反応せしめた時の実験結果である。
２×１０ｔＳ／ｃｒｒＬの導電率を有する良導体からｌ
Ｘｌ０−’Ｓ〆薄の導電率を有する高絶縁体となること
がわかる。反応後は、熱処理等の処理は一切不要である
。
Ｘｌ０−’Ｓ〆薄の導電率を有する高絶縁体となること
がわかる。反応後は、熱処理等の処理は一切不要である
。
以上の方法によって多層配線を行った結果、ポリアセチ
レン（ＣＨ）ｘ の眉間絶縁膜としての絶縁性、配線部
分の導電性は良好であシ、断線は全くないものであった
。さらに、本発明は、比較的簡単な工省で極低温、特に
室温でも多層配線を行うことが可能となり、半導体集積
回路装置の製造方法として非常に有益である。
レン（ＣＨ）ｘ の眉間絶縁膜としての絶縁性、配線部
分の導電性は良好であシ、断線は全くないものであった
。さらに、本発明は、比較的簡単な工省で極低温、特に
室温でも多層配線を行うことが可能となり、半導体集積
回路装置の製造方法として非常に有益である。
第１図（ａ）乃至（Ｃ）は、本発明の実施例にポリアセ
チレンを眉間絶縁膜及び配線材料として用いた半導体集
積回路装置の製造工程を示す断面図である。 第２図は、本発明に基づいて多層配線を行った時の素子
構造を示す一部断面斜視図である。 第３図は、本発明の層間絶縁膜及び配線材料として用い
たポリアセチレンの導電率制御を示すグラフである。同
図で、横軸は反応時間、縦軸は導電率である。 第４図は、本発明の眉間絶縁膜及び配線材料として用い
たポリアセチレンの導電率制御を示すグラフである。同
図で横軸は反応時間、縦軸は導電率である。 第１図において、１０１・・・・・・シリコン基板、１
０２．１０２’・・・・・・チャンネルストッパー、１
０３．１０３’・・・・・・シリコン酸化膜（ＬＯＣＯ
８）、１０４・・・・・・ゲート酸化膜、１０５・・・
・・・ゲートポリシリコン電極、１０６・・・・・・リ
ース領域、１０７・・・・・・ドレイン領域、１０８・
・・・・・ソースポリシリコン電極、１０９・・・・・
・ドレイン・ポリシリコン電極、１１０・・・・・・ポ
リアセチレン（ＣＨ） ｘ （２μｍ厚）絶縁領域、１
１１・・・・・・ポリアセチレン（ＣＨ）ｘ層間配線領
域、１１２・・・・・・ポリアセチレン（ＣＨ＞Ｘ表面
配線領域である。 第２図において、１０１・・・・・・シリコン基板、１
０２．１０２’・・・・・・チャンネルストッパー、１
０３．１０３’・・・・・・シリコン酸化膜（ＬＯＣＯ
８）、１０４・・・・・・ゲート酸化膜、１０５・・・
・・・ゲートポリシリコン電極、１０６・・・・・・ソ
ース領域、１０７・・・・・・ドレイン領域、１０８・
・・・・・ソースポリシリコン電極、１０９・・・・・
・ドレイン・ポリシリコン電極。 １１０・・・・・・ポリアセチレン（ＣＨ）ｘ（２μｍ
ｉ）絶縁領域、１１１・・・・・・ポリアセチレン（Ｃ
Ｈ）ｘ層間配線領域、１１２・・・・・・ポリアセチレ
ン（ＣＭ）ｘ表面配線領域、１１３・・・・・・第２層
目ポリアセチレン（ＣＨ） ｘ（２μｍ厚）絶縁領域、
１１４・・・・・・ポリアセチレン（ＣＨ） ｘ 層間
配線領域、１１５・・・・・・ポリアセチレン（ＣＨ）
ｘ表面配線領域である。 第１図 （況）（Ｃ） 第２図
チレンを眉間絶縁膜及び配線材料として用いた半導体集
積回路装置の製造工程を示す断面図である。 第２図は、本発明に基づいて多層配線を行った時の素子
構造を示す一部断面斜視図である。 第３図は、本発明の層間絶縁膜及び配線材料として用い
たポリアセチレンの導電率制御を示すグラフである。同
図で、横軸は反応時間、縦軸は導電率である。 第４図は、本発明の眉間絶縁膜及び配線材料として用い
たポリアセチレンの導電率制御を示すグラフである。同
図で横軸は反応時間、縦軸は導電率である。 第１図において、１０１・・・・・・シリコン基板、１
０２．１０２’・・・・・・チャンネルストッパー、１
０３．１０３’・・・・・・シリコン酸化膜（ＬＯＣＯ
８）、１０４・・・・・・ゲート酸化膜、１０５・・・
・・・ゲートポリシリコン電極、１０６・・・・・・リ
ース領域、１０７・・・・・・ドレイン領域、１０８・
・・・・・ソースポリシリコン電極、１０９・・・・・
・ドレイン・ポリシリコン電極、１１０・・・・・・ポ
リアセチレン（ＣＨ） ｘ （２μｍ厚）絶縁領域、１
１１・・・・・・ポリアセチレン（ＣＨ）ｘ層間配線領
域、１１２・・・・・・ポリアセチレン（ＣＨ＞Ｘ表面
配線領域である。 第２図において、１０１・・・・・・シリコン基板、１
０２．１０２’・・・・・・チャンネルストッパー、１
０３．１０３’・・・・・・シリコン酸化膜（ＬＯＣＯ
８）、１０４・・・・・・ゲート酸化膜、１０５・・・
・・・ゲートポリシリコン電極、１０６・・・・・・ソ
ース領域、１０７・・・・・・ドレイン領域、１０８・
・・・・・ソースポリシリコン電極、１０９・・・・・
・ドレイン・ポリシリコン電極。 １１０・・・・・・ポリアセチレン（ＣＨ）ｘ（２μｍ
ｉ）絶縁領域、１１１・・・・・・ポリアセチレン（Ｃ
Ｈ）ｘ層間配線領域、１１２・・・・・・ポリアセチレ
ン（ＣＭ）ｘ表面配線領域、１１３・・・・・・第２層
目ポリアセチレン（ＣＨ） ｘ（２μｍ厚）絶縁領域、
１１４・・・・・・ポリアセチレン（ＣＨ） ｘ 層間
配線領域、１１５・・・・・・ポリアセチレン（ＣＨ）
ｘ表面配線領域である。 第１図 （況）（Ｃ） 第２図
Claims (7)
- （１）有機高分子重合体を層間絶縁膜として用いる集積
回路装置において、該有機高分子重合体の少くとも一部
分を高導電性化せしめたことを特徴とする半導体集積回
路装置。 - （２）前記有機高分子重合体として、ポリアセチレン、
ポリパラフェニレン、ポリピロールを用いることを特徴
とする特許請求の範囲第１項に記載した半導体集積回路
装置。 - （３） 直下層の配線部分までを、選択的に高導電性化
せしめることによシ、各層間の配線を行うことを特徴と
する特許請求の範囲第１項に記載した半導体集積回路装
置。 - （４）有機高分子重合体を重合し、半導体基板上に触媒
反応による重合法また。はプラズマ反応による重合法を
用てその少くとも一部分を高１１１１１Ｌ性化すること
ｔ−特徴とする半導体集積回路装置の製造方法。 - （５）前記有機高分子重合体の一部分を高導電性化せし
めるためにイオン注入法、気相拡散法による電子受容性
試薬を添加することを特徴とする特許請求の範囲第４項
に記載した半導体集積回路装置の製造方法。 - （６）前記電子受容性試薬として、気相拡散法では、ヨ
ク紫（Ｉｔ）、塩素（０４ｇ）などのハロゲン分子、５
フッ化ヒ素（ＡｓＦり、５フッ化リン（ＰＦりなどのル
イス酸、または硫酸（Ｈ，８０，） 、硝酸（ＨＮＯ，
）などのプロトン酸を、イオン注入法では、５フツ化ヒ
素（ＡｓＦ、） 、臭素（Ｂｒりまたはホク菓０を用−
ることを特徴とする特許請求の範囲第５項忙記載した半
導体集積回路の製造方法。 - （７）有機高分子重合体の高導電性化せしめた部分を、
アンモニア（ＷａＳ ）気体によつて高絶縁性化せしめ
ることによって、再配線を行うことを特徴とする特許請
求の範囲第４項に記載した半導体集積回路装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP433284A JPS60148149A (ja) | 1984-01-13 | 1984-01-13 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP433284A JPS60148149A (ja) | 1984-01-13 | 1984-01-13 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60148149A true JPS60148149A (ja) | 1985-08-05 |
| JPH0231494B2 JPH0231494B2 (ja) | 1990-07-13 |
Family
ID=11581492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP433284A Granted JPS60148149A (ja) | 1984-01-13 | 1984-01-13 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60148149A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6414938A (en) * | 1987-07-08 | 1989-01-19 | Nec Corp | Forming method of multilayered interconnection |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5848941A (ja) * | 1981-09-18 | 1983-03-23 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JPS5848942A (ja) * | 1981-09-18 | 1983-03-23 | Fujitsu Ltd | 半導体装置とその製造方法 |
-
1984
- 1984-01-13 JP JP433284A patent/JPS60148149A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5848941A (ja) * | 1981-09-18 | 1983-03-23 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JPS5848942A (ja) * | 1981-09-18 | 1983-03-23 | Fujitsu Ltd | 半導体装置とその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6414938A (en) * | 1987-07-08 | 1989-01-19 | Nec Corp | Forming method of multilayered interconnection |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0231494B2 (ja) | 1990-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0171582B1 (ko) | 배선 구조를 갖는 반도체 디바이스 및 그 제조 방법 | |
| JPS6072268A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| US3939047A (en) | Method for fabricating electrode structure for a semiconductor device having a shallow junction | |
| JPH0282626A (ja) | 半導体装置の相互接続方法 | |
| US3848260A (en) | Electrode structure for a semiconductor device having a shallow junction and method for fabricating same | |
| JPS60148149A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6314498B2 (ja) | ||
| JPH0510827B2 (ja) | ||
| US3825455A (en) | Method of producing insulated-gate field-effect semiconductor device having a channel stopper region | |
| JPS6240746A (ja) | 半導体装置 | |
| KR100431309B1 (ko) | 반도체디바이스의금속배선형성방법 | |
| KR0172263B1 (ko) | 반도체 소자의 제조방법 | |
| JP2790028B2 (ja) | 半導体集積回路装置及び製造方法 | |
| JPH11168141A (ja) | 半導体装置及びその製造方法 | |
| JPS6056291B2 (ja) | 誘電体絶縁分離基板の製造法 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| JPS58115834A (ja) | 半導体装置の製造方法 | |
| JPH0456222A (ja) | 半導体装置の製造方法 | |
| JPH035656B2 (ja) | ||
| JPS60134445A (ja) | 半導体装置の製造方法 | |
| JPS6333305B2 (ja) | ||
| JPS5867046A (ja) | 半導体装置の製造方法 | |
| JPS6136706B2 (ja) | ||
| JPS6125219B2 (ja) | ||
| JPS6213051A (ja) | 半導体装置の製造方法 |