JPS60148158A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPS60148158A
JPS60148158A JP59003766A JP376684A JPS60148158A JP S60148158 A JPS60148158 A JP S60148158A JP 59003766 A JP59003766 A JP 59003766A JP 376684 A JP376684 A JP 376684A JP S60148158 A JPS60148158 A JP S60148158A
Authority
JP
Japan
Prior art keywords
integrated circuit
hybrid integrated
semiconductor chip
circuit board
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59003766A
Other languages
English (en)
Inventor
Fumiyoshi Matsumura
松村　文好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59003766A priority Critical patent/JPS60148158A/ja
Publication of JPS60148158A publication Critical patent/JPS60148158A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、産業上の利用分野 不発ＢＡは、回路基板に集積回路素子などの半導体チッ
プの複数が搭載されてなる混成集積回路に関する。
口、従来技術 従来、集積回路素子、または個別のトランジスタ集子な
どの形成された半導体チップの複数個を回路基板に共に
搭載した混成集積回路における誘導ノイズ対策として、
チップ同志の間隔を広くとるのが一般的であった。すな
わち、第１図に示すように、回路基板ｌに半導体チップ
２と３が一緒に搭載されている場合、これらの間のノイ
ズ誘導を避けるためには、チップ２と３との間の距離を
大きくしなければならず、そのため、半導体チップの実
装密層は低くなシ、大きな回路基板を要するという欠点
があった。
７１　発明の目的 本発明の目的は、回路基板に搭載した行数の半導体チッ
プの間が近接していても、お互いのノイズ誘導などが防
止された混成集積回路１を提供することにある。
二０発明の構成 本発明によれは、回路基板に搭載した複数の半導体チッ
プのうち少くとも一個の半導体チップの周囲に、この半
壽付チップが受ける誘導ノイズからしやへいするための
導体ランドか訃′けられた混成集積回路が得られる。
ホ、実施例 つぎに本発明を実施例によシ説明する。
第２図（ａ）は本発明の一実施例の断面図、同図（ｂ）
は一部切シ欠いた平面図である。第２図ｊ　（２）、Φ
）において、回路基板ｌの上面に搭載した半導体チップ
２と３のうち、テップ３の周囲には、導体ランド４が設
けられ、この導体ランド４を利用して、半導体チップ３
を被う金属キャップ５が取付けられ、導体ランド４は接
地端子６に引き出されている。
へ　発明の効果 上記のとおり、回路基板に搭載した検数の半導体チップ
のうち、特に外部ノイズを出し易い半導体チップ３は、
接地したキャップによＪＨｌｉわれているので、隣シ合
う半導体チップ２との間の彫離を近付けても、半導体テ
ップ２へのノイズ誘樽は防止される。
【図面の簡単な説明】
第１図は従来の混成集私回路の断面図、無２図（ａ）お
よび同図の）は本発明の一実施例の断面図と一部切シ欠
いた平面囚である。 １・・・・・・回路基板、２，３・・・・・・半導体チ
ップ、４・・・・・・し中へい用導体２ンド、５・・・
・・・キャップ、６・・・・・・接地端子。

Claims (1)

    【特許請求の範囲】
  1. 回路基板に複数の半導体チップを搭載してなる混成集積
    回路において、前記半導体チップのうちの少くとも一つ
    の半導体チップの周囲に、この牛清体チップをし中へい
    するための導体ランドが設けられていることを特徴とす
    る混成集積回路。
JP59003766A 1984-01-12 1984-01-12 混成集積回路 Pending JPS60148158A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59003766A JPS60148158A (ja) 1984-01-12 1984-01-12 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59003766A JPS60148158A (ja) 1984-01-12 1984-01-12 混成集積回路

Publications (1)

Publication Number Publication Date
JPS60148158A true JPS60148158A (ja) 1985-08-05

Family

ID=11566287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59003766A Pending JPS60148158A (ja) 1984-01-12 1984-01-12 混成集積回路

Country Status (1)

Country Link
JP (1) JPS60148158A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5400949A (en) * 1991-09-19 1995-03-28 Nokia Mobile Phones Ltd. Circuit board assembly

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5400949A (en) * 1991-09-19 1995-03-28 Nokia Mobile Phones Ltd. Circuit board assembly
US5442521A (en) * 1991-09-19 1995-08-15 Nokia Mobile Phones Ltd. Circuit board assembly

Similar Documents

Publication Publication Date Title
US8188593B2 (en) Silicon substrate having through vias and package having the same
US5668406A (en) Semiconductor device having shielding structure made of electrically conductive paste
US6396707B1 (en) Ball grid array package
US6555884B1 (en) Semiconductor device for providing a noise shield
US20020030264A1 (en) Integrated circuit device
US20030127241A1 (en) Microelectronic device assemblies having a shielded input and methods for manufacturing and operating such microelectronic device assemblies
JP2000200949A (ja) プリント回路板の多層モジュ―ル構造
US11310913B2 (en) Semiconductor component, and contacting assembly having a semiconductor component and a printed circuit board
US5399904A (en) Array type semiconductor device having insulating circuit board
US6979897B2 (en) Package substrate for improving electrical performance
US20090260872A1 (en) Module for packaging electronic components by using a cap
US6225690B1 (en) Plastic ball grid array package with strip line configuration
JP3512331B2 (ja) 半導体装置のプラスチックパッケージ
KR102279979B1 (ko) 모듈
JP3138539B2 (ja) 半導体装置及びｃｏｂ基板
JPH1167960A (ja) 半導体パッケージとその実装基板
JPS60148158A (ja) 混成集積回路
US6396140B1 (en) Single reference plane plastic ball grid array package
JP3082579B2 (ja) シールドケース
US6175085B1 (en) Solder mask configuration for a printed wiring board with improved breakdown voltage performance
JPS60128643A (ja) 集積回路周辺における電磁妨害および／または電磁ノイズ防止装置
US10312169B1 (en) Substrate and package module including the same
US20210035916A1 (en) Semiconductor package
JPH06163810A (ja) ハイブリッドｉｃ面実装用リードブロック
JPS59161843A (ja) 半導体装置