JPS60148376A - スイツチングレギユレ−タ - Google Patents
スイツチングレギユレ−タInfo
- Publication number
- JPS60148376A JPS60148376A JP316284A JP316284A JPS60148376A JP S60148376 A JPS60148376 A JP S60148376A JP 316284 A JP316284 A JP 316284A JP 316284 A JP316284 A JP 316284A JP S60148376 A JPS60148376 A JP S60148376A
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- secondary winding
- voltage
- output
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は極めて簡単な構成であって、しかもフライバッ
ク形スイッチングレギュレータとフォワード形スイッチ
ングレギュレータの両者の特質を生かしながら、これら
の方式の欠点を除去して構成したスイッチングレギュレ
ータに関するものである。
ク形スイッチングレギュレータとフォワード形スイッチ
ングレギュレータの両者の特質を生かしながら、これら
の方式の欠点を除去して構成したスイッチングレギュレ
ータに関するものである。
従来、フライバック形スイッチング■；源回路は、゛第
１図に示すように、直流入力電源（１）に、変成器（２
）の１次巻線（３）と開閉素子（４）を結合し、また前
記変成器（２）の２次巻線（５）に、ダイオード（６）
とコンデンサ（７）を介して出力端子（８）（’９）を
結合し、この出力端子（８） （９）に、比較検出増幅
器（１０）、絶縁回路（］Ｉ１を介して前記開閉素子（
４）に結合して構成されている。なお、抵抗（１４）、
コンデンサ（Ｉ５）およびダイオード（１Ｇ）はクラン
プ回路を構成している。このように、フライバック形は
回路構成が極めて簡単であるが、つぎのような欠点を有
している。すなわち、第１図の各部の電流波形図を示す
第２図において、Ｔ１−１２間は開閉素子（４）の導通
期間、Ｉ２−７３間は不導通期間である。この第２図か
らも明らかなように、変成器（２）の２次巻線（５）と
ダイオード（６）を流れる電源（Ｉ２）のピーク値と実
効値−は最終出力電流（Ｉ’ｏ）の３〜４倍人きく、こ
の点からみても各部の利用効率が良好とはいえない。こ
のことは、１次巻線（３）と開閉素子（４）の負担にお
いても同一である。さらに最も重要な点は、第２図に斜
線で示したコンデンサ（７）の充電電流（Ａ）と放電電
流（Ｂ）が甚しく大きいため、このコンデンサ（７）の
負担を他方式に比して大きくし、この点において低電圧
、大電流出力のスイッチング電源には本方式であるフラ
イバック形が経済的に適合し得ない重大な欠点である。
１図に示すように、直流入力電源（１）に、変成器（２
）の１次巻線（３）と開閉素子（４）を結合し、また前
記変成器（２）の２次巻線（５）に、ダイオード（６）
とコンデンサ（７）を介して出力端子（８）（’９）を
結合し、この出力端子（８） （９）に、比較検出増幅
器（１０）、絶縁回路（］Ｉ１を介して前記開閉素子（
４）に結合して構成されている。なお、抵抗（１４）、
コンデンサ（Ｉ５）およびダイオード（１Ｇ）はクラン
プ回路を構成している。このように、フライバック形は
回路構成が極めて簡単であるが、つぎのような欠点を有
している。すなわち、第１図の各部の電流波形図を示す
第２図において、Ｔ１−１２間は開閉素子（４）の導通
期間、Ｉ２−７３間は不導通期間である。この第２図か
らも明らかなように、変成器（２）の２次巻線（５）と
ダイオード（６）を流れる電源（Ｉ２）のピーク値と実
効値−は最終出力電流（Ｉ’ｏ）の３〜４倍人きく、こ
の点からみても各部の利用効率が良好とはいえない。こ
のことは、１次巻線（３）と開閉素子（４）の負担にお
いても同一である。さらに最も重要な点は、第２図に斜
線で示したコンデンサ（７）の充電電流（Ａ）と放電電
流（Ｂ）が甚しく大きいため、このコンデンサ（７）の
負担を他方式に比して大きくし、この点において低電圧
、大電流出力のスイッチング電源には本方式であるフラ
イバック形が経済的に適合し得ない重大な欠点である。
つぎに、第３図はフォワー、ド形スイッチング電源回路
で、この回路では、第１図の回路において、変成器（２
）をトランスに置き換え、２次側に転流ダイオード（１
２）とチョークコイル（１３）を旬月している。このフ
ォワード形はフライバック形に次いで簡単な方式である
がやはりつどのような欠点を有する。
で、この回路では、第１図の回路において、変成器（２
）をトランスに置き換え、２次側に転流ダイオード（１
２）とチョークコイル（１３）を旬月している。このフ
ォワード形はフライバック形に次いで簡単な方式である
がやはりつどのような欠点を有する。
すなわち、第４図（、） （ｂ）において、Ｔｌ−１２
間は開閉素子（４）の導通期間、Ｔ ２−１３間は不導
通期間である。また、（Ｖ １）（Ｖ ７ ）は１次巻
線（３）と２次巻線（５）の電圧、（Ｖｏ）は出力電圧
、（Ｉ２）は２次巻線（５）の電流、（Ｉ４）はダイオ
ード（１２）の電流、（Ｉ３）はダイオード（６）（Ｉ
２）の後の電流（１３＝ Ｉ ２ ＋Ｔ ４ ）、（Ｉ
ｎ）は出力電流である。さらに、第４図（ｂ）の斜線部
分（Ｃ）は、コンデンサ（７）の充放電時の負担電流で
ある。この負担電流（Ｃ）は第４図（ｂ）からも明らか
なように僅少である。しかし比較的大きなチョークコイ
ル（１３）を必要とする。また、第４図（、） （ｂ）
において、出力電圧（Ｖｏ）に対してそれと等量の電圧
時間積を供給するためには２次巻線（５）に誘起される
電圧（■２）の波高は比較的大きくなる。このためトラ
ンス（２）の１次巻線（３）と２次巻線（５）の巻線数
を（Ｎ ｔ ）（Ｎ 、ｙ ）とすると、２次巻線（５
）の巻線数（Ｎ２）を大きくとる必要があり、このこと
は１次巻線（３）の電流■１−■２・Ｎ ２ ／ Ｎ□
が比較的大きくなり、また２次側のダイオード（６）（
１２）等の電圧負担も増大するなどの欠点があった。
間は開閉素子（４）の導通期間、Ｔ ２−１３間は不導
通期間である。また、（Ｖ １）（Ｖ ７ ）は１次巻
線（３）と２次巻線（５）の電圧、（Ｖｏ）は出力電圧
、（Ｉ２）は２次巻線（５）の電流、（Ｉ４）はダイオ
ード（１２）の電流、（Ｉ３）はダイオード（６）（Ｉ
２）の後の電流（１３＝ Ｉ ２ ＋Ｔ ４ ）、（Ｉ
ｎ）は出力電流である。さらに、第４図（ｂ）の斜線部
分（Ｃ）は、コンデンサ（７）の充放電時の負担電流で
ある。この負担電流（Ｃ）は第４図（ｂ）からも明らか
なように僅少である。しかし比較的大きなチョークコイ
ル（１３）を必要とする。また、第４図（、） （ｂ）
において、出力電圧（Ｖｏ）に対してそれと等量の電圧
時間積を供給するためには２次巻線（５）に誘起される
電圧（■２）の波高は比較的大きくなる。このためトラ
ンス（２）の１次巻線（３）と２次巻線（５）の巻線数
を（Ｎ ｔ ）（Ｎ 、ｙ ）とすると、２次巻線（５
）の巻線数（Ｎ２）を大きくとる必要があり、このこと
は１次巻線（３）の電流■１−■２・Ｎ ２ ／ Ｎ□
が比較的大きくなり、また２次側のダイオード（６）（
１２）等の電圧負担も増大するなどの欠点があった。
本発明は以上のような従来の問題点を解決するためにな
されたもので、インダクティブエネルギ蓄積可能な変成
器の１次巻線と、この１次巻線と直列な半導体間ｒＡ素
子とを電源側に結合し、前記変成器の２次側に２次巻線
を設け、この２次巻線の中点を一方の出力端子となし、
この２次巻線の両端に整流器を設け、この整流器の共通
の出力側に適当なる波回路を設けて、他方の出力端子と
なし、これらの出力端子に比較検出増幅器を設け、この
比較検出増幅器の出力側を適当な絶縁手段を介して入力
端の半導体開閉素子に結合してなるものである。
されたもので、インダクティブエネルギ蓄積可能な変成
器の１次巻線と、この１次巻線と直列な半導体間ｒＡ素
子とを電源側に結合し、前記変成器の２次側に２次巻線
を設け、この２次巻線の中点を一方の出力端子となし、
この２次巻線の両端に整流器を設け、この整流器の共通
の出力側に適当なる波回路を設けて、他方の出力端子と
なし、これらの出力端子に比較検出増幅器を設け、この
比較検出増幅器の出力側を適当な絶縁手段を介して入力
端の半導体開閉素子に結合してなるものである。
以下、本発明の一実施例を図面に基づいて説明する。
第５図において、（２０）は直流入力電源で、この直流
入力電源（２０）の正側から変成器（２１）の１次巻線
（２２）、半導体開閉素子としてのトランジスタ（２３
）のコレクタ、エミッタを経て負側に結合されている。
入力電源（２０）の正側から変成器（２１）の１次巻線
（２２）、半導体開閉素子としてのトランジスタ（２３
）のコレクタ、エミッタを経て負側に結合されている。
前記変成器（２１）は空隙を有する鉄心またはインダク
ティブエネルギの容積可能な鉄心に、１次巻線（２２）
と２次巻線（２／Ｉ） （２５）を巻回して構成されて
いる。また、前記直流入力電源（２０）の正負間には抵
抗（２６）とコンデンサ（２７）を直列に結合し、さら
に、これらの結合点と前記トランジスタ（２：ｌ ）の
コレクタ間にはダイオード（２８）が挿入され、クラン
プ回路が構成されている９ 前記変成器（２１）の２次巻線（２４） （２５）の中
点（２９）は一方の出力端子（３０）に結合され、また
２次巻線（２４） （２５）の両端にはそれぞれ整流器
（３１）（３２）を結合し、これら整流器（３１，）（
：’、２）のカソード側を共通にして、チョークコイル
（３３）とコンデンサ（３４）からなるろ波回路（３５
）に結合し、さらに他方の出力端子（３６）に結合され
ている。これらの出力端子（３０） （３６）は比較検
出増幅器（３７）、トランス、フォトカプラなどの絶縁
手段（３８）を介して前記１〜ランジスタ（２３）のベ
ースに結合されている。
ティブエネルギの容積可能な鉄心に、１次巻線（２２）
と２次巻線（２／Ｉ） （２５）を巻回して構成されて
いる。また、前記直流入力電源（２０）の正負間には抵
抗（２６）とコンデンサ（２７）を直列に結合し、さら
に、これらの結合点と前記トランジスタ（２：ｌ ）の
コレクタ間にはダイオード（２８）が挿入され、クラン
プ回路が構成されている９ 前記変成器（２１）の２次巻線（２４） （２５）の中
点（２９）は一方の出力端子（３０）に結合され、また
２次巻線（２４） （２５）の両端にはそれぞれ整流器
（３１）（３２）を結合し、これら整流器（３１，）（
：’、２）のカソード側を共通にして、チョークコイル
（３３）とコンデンサ（３４）からなるろ波回路（３５
）に結合し、さらに他方の出力端子（３６）に結合され
ている。これらの出力端子（３０） （３６）は比較検
出増幅器（３７）、トランス、フォトカプラなどの絶縁
手段（３８）を介して前記１〜ランジスタ（２３）のベ
ースに結合されている。
以下、本発明による回路の動作を前記従来回路と比較し
つつ説明する。
つつ説明する。
第５図における各部の電圧電流の波形が第６図（ａ）（
ｂ）（ｃ）にて示されている。これらの図において、１
〜ランジスタ（２３）の導通期間（ＴＩ Ｉ２）におい
ては変成器（２１）の作用によりその２次側にＶ！・Ｎ
Ｚ！ ／ Ｎ １ ＝ Ｖ ２の電圧が誘起し、ろ波
回路（３５）を通過して第６図（ｂ）の電流（Ｉ２）が
負荷側に供給される。なお、Ｎ１、Ｎ２、Ｎ３は巻線（
２２） （２／＋） （２５）の巻線数である。また導
通期間内（Ｔｒ ”、ｌｒ ２ ）にギャップ付変成器
（２１）の励磁電流として■φが供給されている。した
がって、Ｉ２・Ｎ２／Ｎ１＋ｉφ＝ｒ、が１次側の供給
電流である。ＴＸ！時においてトランジスタ（２３）が
遮断されると、その励磁用のインダクティブエネルギに
よって変成器（２１）の電圧は反転し巻線（２２）、（
２５）、整流器（３２）、チョークコイル（３３）を通
じてコンデンサ（３４）にクランプされる所の電圧（Ｖ
ｒ）がトランジスタ（２３）に印加され、同時に、（Ｖ
＋ Ｖ、ｉ）・Ｎ ３ ／ Ｎ ｔ ＝ Ｖ ３の電圧
が２次側に供給され、またトランジスタ（２３）の導通
期間（ＴＩ Ｉ２）中、変成器（２１）に蓄えられた励
磁エネルギは２次巻線（２５）を通じて２次側にＴ ７
− Ｔ ３の間減速しながら第６図（ｃ）に示すように
、電流（Ｉ３）となって流れる。以上の電流（Ｉ２）と
（］３）の合成したものが電流（Ｉ４）であって、この
電流（Ｉ４）と出力電流（Ｉ ｏ）との差としてあられ
された第６図（（１）の斜線部分はコンデンサ（３４）
の充放電電流である。
ｂ）（ｃ）にて示されている。これらの図において、１
〜ランジスタ（２３）の導通期間（ＴＩ Ｉ２）におい
ては変成器（２１）の作用によりその２次側にＶ！・Ｎ
Ｚ！ ／ Ｎ １ ＝ Ｖ ２の電圧が誘起し、ろ波
回路（３５）を通過して第６図（ｂ）の電流（Ｉ２）が
負荷側に供給される。なお、Ｎ１、Ｎ２、Ｎ３は巻線（
２２） （２／＋） （２５）の巻線数である。また導
通期間内（Ｔｒ ”、ｌｒ ２ ）にギャップ付変成器
（２１）の励磁電流として■φが供給されている。した
がって、Ｉ２・Ｎ２／Ｎ１＋ｉφ＝ｒ、が１次側の供給
電流である。ＴＸ！時においてトランジスタ（２３）が
遮断されると、その励磁用のインダクティブエネルギに
よって変成器（２１）の電圧は反転し巻線（２２）、（
２５）、整流器（３２）、チョークコイル（３３）を通
じてコンデンサ（３４）にクランプされる所の電圧（Ｖ
ｒ）がトランジスタ（２３）に印加され、同時に、（Ｖ
＋ Ｖ、ｉ）・Ｎ ３ ／ Ｎ ｔ ＝ Ｖ ３の電圧
が２次側に供給され、またトランジスタ（２３）の導通
期間（ＴＩ Ｉ２）中、変成器（２１）に蓄えられた励
磁エネルギは２次巻線（２５）を通じて２次側にＴ ７
− Ｔ ３の間減速しながら第６図（ｃ）に示すように
、電流（Ｉ３）となって流れる。以上の電流（Ｉ２）と
（］３）の合成したものが電流（Ｉ４）であって、この
電流（Ｉ４）と出力電流（Ｉ ｏ）との差としてあられ
された第６図（（１）の斜線部分はコンデンサ（３４）
の充放電電流である。
以上を前記第１図および第２図にて説明したフライバッ
ク形に比較するとコンデンサ（３４）の負相電流は激減
し、また各部の電流の実効値負担も減少していることは
明らかである。
ク形に比較するとコンデンサ（３４）の負相電流は激減
し、また各部の電流の実効値負担も減少していることは
明らかである。
つぎに、第３図および第４図にて説明したフォワード形
と比較すると、トランジスタ（２３）が不導通の（Ｔｚ
Ｉ３）期間にも本発明では２次電圧（Ｖ ３ ）が存
在するので出力電圧（Ｖｏ）に対しての２次電圧（■２
）の負担電圧は著しく減少し、これは整流器（３］）（
３２）の負担電圧を減少させ、かつこの切換時に発生す
るノイズ等も減少せしめるものである。第７図（ａ）
（ｂ）は入力電圧（ｖｌ）が第６図の場合より低下した
場合を示す。この場合（ＴＩ”ｒｚ）／（Ｔ１ ’ｒ３
）のパルス巾を増大する事によって出力電圧（Ｖｏ）が
一定に制御されていることを示すものである。ちなみに
、変成器（２１）の（ゴＩ ”Ｉ”２）間に吸収される
電圧時間積と、（Ｉ２ ’［’ｒ＋、）間に吐き出され
る電圧時間積は当然第７図（７１）（ｂ）の斜線部で示
すように等ｒ：であり、また、等量であるように（ｉ、
” ｙ Ｔ ３ ）間の電圧（■Ｉ）は規制される。第
５図のチョークコイル（３３）は」二記説明のように理
論上の必要条件であるが、スイッチング周波数が２００
ＫＨｚ以上の高周波下においては各部のり一ケージイン
ダクタンスがその作動を代換えするので構造上必ずしも
必要ではない。また、このチョークコイル（３３）の理
論上の存在が本発明の、仙創的な要点である。従来の常
識からは第８図のような回路が考えられている。これは
トランジスタ（４０）の遮断時の電圧を２次巻ｖＡｃ４
１）整流器（４２）を通じてコンデンサ（４３）によっ
クランプするものであるが、チョークコイル（４４）の
ストレイインピーダンスを極力排除することによって成
立している。なお、（５４）は直流入力電源、（４５）
は変成器、（４６）は１次巻線、（４７）は２次巻線、
（４８） （４９）は整流器、（５０）はチョークコイ
ルである。
と比較すると、トランジスタ（２３）が不導通の（Ｔｚ
Ｉ３）期間にも本発明では２次電圧（Ｖ ３ ）が存
在するので出力電圧（Ｖｏ）に対しての２次電圧（■２
）の負担電圧は著しく減少し、これは整流器（３］）（
３２）の負担電圧を減少させ、かつこの切換時に発生す
るノイズ等も減少せしめるものである。第７図（ａ）
（ｂ）は入力電圧（ｖｌ）が第６図の場合より低下した
場合を示す。この場合（ＴＩ”ｒｚ）／（Ｔ１ ’ｒ３
）のパルス巾を増大する事によって出力電圧（Ｖｏ）が
一定に制御されていることを示すものである。ちなみに
、変成器（２１）の（ゴＩ ”Ｉ”２）間に吸収される
電圧時間積と、（Ｉ２ ’［’ｒ＋、）間に吐き出され
る電圧時間積は当然第７図（７１）（ｂ）の斜線部で示
すように等ｒ：であり、また、等量であるように（ｉ、
” ｙ Ｔ ３ ）間の電圧（■Ｉ）は規制される。第
５図のチョークコイル（３３）は」二記説明のように理
論上の必要条件であるが、スイッチング周波数が２００
ＫＨｚ以上の高周波下においては各部のり一ケージイン
ダクタンスがその作動を代換えするので構造上必ずしも
必要ではない。また、このチョークコイル（３３）の理
論上の存在が本発明の、仙創的な要点である。従来の常
識からは第８図のような回路が考えられている。これは
トランジスタ（４０）の遮断時の電圧を２次巻ｖＡｃ４
１）整流器（４２）を通じてコンデンサ（４３）によっ
クランプするものであるが、チョークコイル（４４）の
ストレイインピーダンスを極力排除することによって成
立している。なお、（５４）は直流入力電源、（４５）
は変成器、（４６）は１次巻線、（４７）は２次巻線、
（４８） （４９）は整流器、（５０）はチョークコイ
ルである。
また、抵抗（５１）、コンデンサ（５２）、ダイオード
（５：３）でクランプ回路を構成している。この方式は
１〜ランジスタ（４０）の遮断時に本発明と違って積極
的に大量にエネルギを２次巻線（４１）を通じて出力さ
せることはやや困難でもあるし、目的どもしていないが
、このクランプも瞬ｌＩＳ的には有効ではない。
（５：３）でクランプ回路を構成している。この方式は
１〜ランジスタ（４０）の遮断時に本発明と違って積極
的に大量にエネルギを２次巻線（４１）を通じて出力さ
せることはやや困難でもあるし、目的どもしていないが
、このクランプも瞬ｌＩＳ的には有効ではない。
これはフライバック方式がもつ木質的欠点に由来する。
すなわち、第９図は第１図におけるフライバック方式の
電圧、電流波形であるが、この図において、ＶＰはター
ンオフするＩ２時のスパイク電圧である。１次励磁電流
（■φ）のエネルギが２次側に移行するのに時間（Ｔｃ
）を要し、この間スパイク電圧（Ｖｐ）は異常に上昇増
大する。したがって、第１図のフライバック方式では１
〜ランジスタ（４）に直接付加したダイオード（１６）
、抵抗（１４）、コンデンサ（１５）等のクランプ回路
によって、このピーク電圧を電力損失として消耗するこ
とによってピーク値を制限するものである。また、電圧
（Ｖｃ）は出力側のコンデンサ（７）によってクラン−
プされるものである。実にこのスパイク電圧（Ｖｐ）の
存在はフライバック方式の重大難点であって、前記クラ
ンプ回路によってかなり大きな電力を消耗させることが
必要である。第８図の方式においても電圧（Ｖｃ）が制
限されてもスパイク電圧（Ｖｐ）の制限にはフライバッ
ク方式と同様困難さが存在する。
電圧、電流波形であるが、この図において、ＶＰはター
ンオフするＩ２時のスパイク電圧である。１次励磁電流
（■φ）のエネルギが２次側に移行するのに時間（Ｔｃ
）を要し、この間スパイク電圧（Ｖｐ）は異常に上昇増
大する。したがって、第１図のフライバック方式では１
〜ランジスタ（４）に直接付加したダイオード（１６）
、抵抗（１４）、コンデンサ（１５）等のクランプ回路
によって、このピーク電圧を電力損失として消耗するこ
とによってピーク値を制限するものである。また、電圧
（Ｖｃ）は出力側のコンデンサ（７）によってクラン−
プされるものである。実にこのスパイク電圧（Ｖｐ）の
存在はフライバック方式の重大難点であって、前記クラ
ンプ回路によってかなり大きな電力を消耗させることが
必要である。第８図の方式においても電圧（Ｖｃ）が制
限されてもスパイク電圧（Ｖｐ）の制限にはフライバッ
ク方式と同様困難さが存在する。
本発明においては、第９図の′１゛ｃの期間は理論」−
存在しない。すなわち、本発明の第５図の２次巻線（２
／Ｉ）（２５）は結合よく巻かれていて、かつ、チョー
クコイル（３３）の作用により１２時以前の一方の２次
巻線（２４）の電流は瞬時に他方の２次巻線（２５）に
移行するからである。さらに、第］０１ｉｊｌ （ａ）
（ｂ） （ｃ）（ｄ）（ｅ）は各部の電圧電流波形の
実測値に近いものであるが、Ｔ、、Ｔ、、、Ｔｃ時のト
ランジスタ（２３）のスイッチング時には電圧（ｖ４）
は瞬時的には必ず零の点を通過する。また電流（１４）
はチョークコイル（３３）の作用により必す連続する。
存在しない。すなわち、本発明の第５図の２次巻線（２
／Ｉ）（２５）は結合よく巻かれていて、かつ、チョー
クコイル（３３）の作用により１２時以前の一方の２次
巻線（２４）の電流は瞬時に他方の２次巻線（２５）に
移行するからである。さらに、第］０１ｉｊｌ （ａ）
（ｂ） （ｃ）（ｄ）（ｅ）は各部の電圧電流波形の
実測値に近いものであるが、Ｔ、、Ｔ、、、Ｔｃ時のト
ランジスタ（２３）のスイッチング時には電圧（ｖ４）
は瞬時的には必ず零の点を通過する。また電流（１４）
はチョークコイル（３３）の作用により必す連続する。
この時、第１０図（ｂ）のようにチョークコイル（３３
）は電圧（ＶＱ）を負担する。そしてこの時の電圧（■
４）によってトランジスタ（２３）への印加電圧（ＶＳ
）が規制されるのは第１０図（ｅ）に示した通りである
。また、このターンオフ時のスパイク電圧は１次側回路
のり一ケージインダクタンスによるもの゛で微小であっ
て、第９図に示したようなフライバック方式の場合とは
根本的に異なるものである。なお、本発明における抵抗
（２６）、コンデンサ（２７）、ダイオード（２８）か
らなるクランプ回路は、安全のため（’ｒｒＣ人された
ものであり、従来のクランプ回路と比較して小さな容量
で済み、かつ電力損失も僅かである。
）は電圧（ＶＱ）を負担する。そしてこの時の電圧（■
４）によってトランジスタ（２３）への印加電圧（ＶＳ
）が規制されるのは第１０図（ｅ）に示した通りである
。また、このターンオフ時のスパイク電圧は１次側回路
のり一ケージインダクタンスによるもの゛で微小であっ
て、第９図に示したようなフライバック方式の場合とは
根本的に異なるものである。なお、本発明における抵抗
（２６）、コンデンサ（２７）、ダイオード（２８）か
らなるクランプ回路は、安全のため（’ｒｒＣ人された
ものであり、従来のクランプ回路と比較して小さな容量
で済み、かつ電力損失も僅かである。
前記実施例では、半導体開閉素子とし７て１−ランジス
タを用いたが、Ｍ ＯＳ Ｆ Ｅ Ｔを用いることもで
きる。
タを用いたが、Ｍ ＯＳ Ｆ Ｅ Ｔを用いることもで
きる。
以上のように本発明は第８回と一見似ているようである
が、チョークコイルの存在が開閉素子のターンオフ時の
スパイク電圧を助長するであろうという間違った想像を
打破したものであり、この点から見ても本発明の独創性
は否定され得べくないものである。また１個の？１′導
体開閉素子で出力側に全波の出力を供給でき、能率向」
二と高周波化上で効果大である。さらに出力１’、ｓ”
ＩＥ器は通常２個入りでモールドされているものをそ
のまま使用でき、またチョークコイルやコンデンサも極
めて小容量で足りるので、全体の構成の小型化と簡素化
にも益する所甚大である。
が、チョークコイルの存在が開閉素子のターンオフ時の
スパイク電圧を助長するであろうという間違った想像を
打破したものであり、この点から見ても本発明の独創性
は否定され得べくないものである。また１個の？１′導
体開閉素子で出力側に全波の出力を供給でき、能率向」
二と高周波化上で効果大である。さらに出力１’、ｓ”
ＩＥ器は通常２個入りでモールドされているものをそ
のまま使用でき、またチョークコイルやコンデンサも極
めて小容量で足りるので、全体の構成の小型化と簡素化
にも益する所甚大である。
第１図は、従来のフライバック形スイッチング電源回路
図、第２図は同１−波形図、第３図は従来のフォーワー
ド形スイッチンク電源回路図、第４図（ａ） （ｂ）は
同上波形図、第５図は本発明によるスイッチングレギュ
レータの一実施例を示す電気回路図、第６図（ａ） （
ｂ） （ｃ）は同上各部の波形図、第７図（ａ） （ｂ
）は第６図よりも入力電圧が低下した場合の波形図、第
８図は従来の回路図、第９図は第１図のフライバック形
の場合の波形図、第１０図（、）（ｂ） （Ｃ） （ｄ
） （ｅ）は本発明の回路による各部の波形図である。 （２０）・・・直流入力電源、（２１）・・・変成器、
（２３）・・パ１′−導体開閉素子、（３１）（：３２
）・・・整流器、（：（３）・・・チョークコイル、（
３４）・・・コンデンサ、（３５）・ろ波回路、（３７
）・・・比較検出増幅器、（３８）・・絶縁手段。 出 願 人 電設機器工業株式会ネ１ Ｌ呂 １ト′１ し、２ シ（ｊ −・・３０ １１・ ４１．１
図、第２図は同１−波形図、第３図は従来のフォーワー
ド形スイッチンク電源回路図、第４図（ａ） （ｂ）は
同上波形図、第５図は本発明によるスイッチングレギュ
レータの一実施例を示す電気回路図、第６図（ａ） （
ｂ） （ｃ）は同上各部の波形図、第７図（ａ） （ｂ
）は第６図よりも入力電圧が低下した場合の波形図、第
８図は従来の回路図、第９図は第１図のフライバック形
の場合の波形図、第１０図（、）（ｂ） （Ｃ） （ｄ
） （ｅ）は本発明の回路による各部の波形図である。 （２０）・・・直流入力電源、（２１）・・・変成器、
（２３）・・パ１′−導体開閉素子、（３１）（：３２
）・・・整流器、（：（３）・・・チョークコイル、（
３４）・・・コンデンサ、（３５）・ろ波回路、（３７
）・・・比較検出増幅器、（３８）・・絶縁手段。 出 願 人 電設機器工業株式会ネ１ Ｌ呂 １ト′１ し、２ シ（ｊ −・・３０ １１・ ４１．１
Claims (5)
- （１）インダクティブエネルギ蓄積可能な変成器の１次
巻線と、この１次軸線と直列な半導体開閉素子とを電源
側に結合し、前記変成器の２次側に２次巻線を設け、こ
の２次巻線の中点を一方の出力端子となし、この２次巻
線の両端に整流器を設け、この整流器の共通の出力側に
適当なる波回路を設けて、他方の出力端子となし、これ
らの出力端子に比較検出増幅器を設け、この比較検出増
幅器の出力側を適当な絶縁手段を介して入力側の半導体
開閉素子に結合してなることを特徴とするスイッチング
レギュレータ。 - （２）ろ波回路は、チョークコイルとコンデンサによる
チョークインプット形からなる特許請求の範囲第１項記
載のスイッチングレギュレータ。 - （３）ろ波回路におけるチョークコイルによるインダク
タンス分は、変成器のリーケジインダクタンスを代換え
作用せしめてなる特許請求の範囲第２項記載のスイッチ
ングレギュレータ。 - （４）変成器は、空隙を有する鉄心に巻線を施こしたも
のからなる特許請求の範囲第１項記載のスイッチングレ
ギュレータ。 - （５）半導体開閉素子はトランジスタまたはＭＯＳＦＥ
Ｔからなる特許請求の範囲第１項記載のスイッチングレ
ギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP316284A JPS60148376A (ja) | 1984-01-11 | 1984-01-11 | スイツチングレギユレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP316284A JPS60148376A (ja) | 1984-01-11 | 1984-01-11 | スイツチングレギユレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60148376A true JPS60148376A (ja) | 1985-08-05 |
Family
ID=11549657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP316284A Pending JPS60148376A (ja) | 1984-01-11 | 1984-01-11 | スイツチングレギユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60148376A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51413B1 (ja) * | 1967-11-17 | 1976-01-08 | ||
| JPS5771270A (en) * | 1980-10-17 | 1982-05-04 | Nec Corp | Dc-dc converter with insulated return circuit |
-
1984
- 1984-01-11 JP JP316284A patent/JPS60148376A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51413B1 (ja) * | 1967-11-17 | 1976-01-08 | ||
| JPS5771270A (en) * | 1980-10-17 | 1982-05-04 | Nec Corp | Dc-dc converter with insulated return circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0860048B1 (en) | An ac-dc power supply | |
| JPH0591740A (ja) | 電源回路 | |
| JPH0417567A (ja) | スイッチング電源回路 | |
| JP2579077B2 (ja) | インバータ溶接電源 | |
| US4787020A (en) | Full-wave output type forward converter | |
| US5327334A (en) | Zero current switching DC-DC converter incorporating a tapped resonant inductor | |
| JPH01136567A (ja) | 導通角制御自励インバータ回路 | |
| JPH0320046Y2 (ja) | ||
| JPH0250710B2 (ja) | ||
| JP2551403Y2 (ja) | 電源装置 | |
| JP2700801B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2697785B2 (ja) | シングルエンデツド通電形電力変換器 | |
| JP3401923B2 (ja) | １石電流複合共振型コンバーター回路 | |
| JPH0223108Y2 (ja) | ||
| JP3707909B2 (ja) | 一体構造化トランス、及びそのトランスを用いた電源 | |
| Theron et al. | The partial series resonant converter: A new zero voltage switching converter with good light load efficiency | |
| JP2993635B2 (ja) | トランス接続型ｄｃ−ｄｃコンバータ | |
| JPH049614Y2 (ja) | ||
| JPS6124913B2 (ja) | ||
| JPS6389052A (ja) | スイツチング電源回路 | |
| JPH0644310Y2 (ja) | スイッチング電源装置 | |
| JPH073835Y2 (ja) | スイッチングレギュレータ | |
| JP3579789B2 (ja) | 高力率スイッチング電源装置 | |
| JPH0336223Y2 (ja) | ||
| JPS6145524Y2 (ja) |