JPS6015148B2 - 被加工層内の凹みの側壁の傾斜を制御する方法 - Google Patents

被加工層内の凹みの側壁の傾斜を制御する方法

Info

Publication number
JPS6015148B2
JPS6015148B2 JP51092405A JP9240576A JPS6015148B2 JP S6015148 B2 JPS6015148 B2 JP S6015148B2 JP 51092405 A JP51092405 A JP 51092405A JP 9240576 A JP9240576 A JP 9240576A JP S6015148 B2 JPS6015148 B2 JP S6015148B2
Authority
JP
Japan
Prior art keywords
wafer
layer
etching
reactive plasma
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51092405A
Other languages
English (en)
Other versions
JPS5232272A (en
Inventor
ジヨージ・イー・アルコーン
ジエームズ・デイー・フリーリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5232272A publication Critical patent/JPS5232272A/ja
Publication of JPS6015148B2 publication Critical patent/JPS6015148B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/082—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being tapered via holes

Landscapes

  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 この発明は半導体装置を食刻によって作る方法、特に半
導体装置にスパッタリング付着した石英を反応性プラズ
マによって食刻する方法に関する。
半導体構造の2酸化珪素の層並びにスパッタリング付着
した石英層内に普通の食刻法によって形成されるスルー
・ホールの断面には、尖った緑が出来る。
スパッタリング付着した石英層内のスルー・ホールには
、側壁が層の上面と出合う所に比較的尖った上側の緑が
出釆るのが普通である。こういう尖った縁は、特に側壁
の急峻な面と組合さる時、メタラィズしたスルー・パッ
ド、並びに導体が細くなっている所にある相互接続用金
層条片の厚さを薄くする漠れがあり、導体のひゞ割れを
招き、半導体装置の信頼性を低下させる。従来この問題
に対処するのに、食刻する石英層をスパッタリングによ
って付着する時、厚さ方向に変化する可変の食亥U性を
持つ様にしていた。
層の主要部、例えば底部は普通のスパッタリングによっ
て作る。層の上部は速い食刻速度を持つように付着され
る。
これはスパッタリング装置内の条件を変えることにより
、スパッタリング速度を下げることによって行なわれる
。然し、スパッタリング付着する石英の食刻速度を厚さ
に伴なつて変わる様に制御することは、いつまでも一様
には出来ないことが判った。従来のこの方法によって作
られるスルー・ホールの孔の傾斜は、ーゥェーハ毎に又
はバッチ毎に確実に一様にすることが出釆ない。従って
、この発明の目的は、改善された方法で傾斜したスルー
・ホールの壁を作ることである。
この発明の別の目的は、再現性を持つ様な形で傾斜した
スルー・ホールの壁を作ることである。この発明の別の
目的は、予め選ばれた角度が得られる様に、スルー・ホ
ールの壁の傾斜を正確に制御することである。この発明
の上言己並びにその他の目的、特徴及び利点が、以下説
明する様な反応性プラズマ食刻法によって食刻される2
酸化珪素の層の側壁の傾斜を制御する方法によって達成
される。
この方法は、食刻されるウェーハの裏側の選ばれた一部
分の区域をプラズマの食刻に対して抵抗力を持つ材料で
被覆することを含む。次に、2酸化珪素又はスパッタリ
ング付着された石英の層を担持するウェーハの表側をプ
ラズマ食刻速度が温度に対する依存性を持つ様な有機材
料の被覆で被覆し、2酸化珪素層内にスルー・ホールを
形成する場所を区画する。更にこの方法は、ウェーハを
反応性プラズマ食刻室内で露出することを含む。反応性
プラズマ食刻工程で食刻されるスルー・ホールの側壁は
予め選ばれた傾斜を持ち、この傾斜は、、スルー・ホー
ルの周緑に沿って有機層を食刻する速度を左右する食刻
工程の操作温度に対するウェーハの裏側の選ばれた露出
区域の相関性によって制御する。この発明は、反応性プ
ラズマによって食刻されるスルー・ホールの側壁の傾斜
を制御する方法を提供する。
反応性プラズマ食刻法を行なう装置の1例が米国特許第
3806365号に記載されている。反応室を4弗化炭
素の様な有機ハロゲン化物のガスの源並びに酸素の供給
源に接続する。無線周波数発生器に接続した無線周波数
励振コイルで反応室を取巻く。反応室内のガスの圧力を
真空ポンプで制御する。無線周波数発生器が反応室を取
巻〈励振コイルを付勢すると、その中にある有機ハロゲ
ン化物の分子並びに酸素分子がプラズマ状態に変換され
る。こうして反応室内に得られたプラズマに対して露出
される材料は、この食刻される材料に特有な速度で化学
食刻を受ける。有機材の反応性プラズマ内での食刻速度
は、その操作を行なう温度に比例する。
半導体ゥェーハに対する従釆の反応性プラズマ食刻法で
は、有機フオトレジスト材料をウェーハの表側又は回路
側に被覆し、ウヱーハ上の食刻すべき領域を区画する。
半導体ゥェーハに対する従来の反応性プラズマ食刻では
、半導体ウェーハの裏側は被覆しないま)で周囲のプラ
ズマに露出される。例えばシリコン・ウェーハのこうし
て露出された裏側が対応的に食刻され、この操作によっ
てウェーハの温度が上昇する。ウェーハの表側にあるフ
オトレジスト層がそれに対応して温度上昇し、この為、
それが低い温度にある場合より、一層著しく反応性プラ
ズマの食刻作用を受ける。高い操作温度では、反応性プ
ラズマ室内での露出の間、食刻すべき区域の周りの緑領
域(孔の周にあって、この孔から離れた所にある層の厚
さよりも、孔に向って厚さが薄くなっている部分、以下
単に緑領域と言う。)にあるフオトレジストが完全に食
刻されてしまう。この様な時規尚早の腐食により、食刻
を希望する区域を取巻く領域で半導体装置工作物の望ま
しくない食刻が起る。この発明の方法は、反応性プラズ
マの食刻からシリコンを保護する材料の層でゥェーハの
裏面の選ばれた一部分を覆うことにより、シリコン・ゥ
ェーハの温度を制御することによって、2酸化珪素スル
ー・ホールの壁の傾斜を制御する方法である。ウェーハ
の裏側の面積全体の内、フオトレジストによって覆われ
る部分の割合は、最終的に得られる側壁の勾配並びにウ
ェーハの表側にある食刻される構造と相関性を持たせる
ことが出来る。第la図は、シリコンの面を反応性プラ
ズマの食刻から保護する材料の層12で被覆した半導体
ゥェーハ10(第lb図参照)の裏側の一部分を示す。
材料12は例えば米国ニュージャージー州アゾプレート
・コーポレーションによって製造されるAZ1350J
型の様なフオトレジスト層であってよく、厚さは約30
000Aで、約140qoの温度で約30分間焼成され
る。第la図では、半導体ゥェーハ10の裏側は全く層
12から露出していないことが判る。第lb図は第la
図のゥェーハの断面図で、約10000Aの厚さになる
まで、スパッタリング付着した石英又は熟成長ごせた酸
化物の層16を示す。
層16がこの代りに窒化珪素、シリコン、耐火金属、有
機不動態化材料又はプラズマによる食刻が出来るその他
の任意の材料であってよいことは云う迄もない。有機フ
オトレジスト18の層が層16の上に付着され、300
00Aの厚さを持ち、これは例えばニュージャージー州
アゾプレート・コーポレーションによって製造されるA
Z150J型であってよい。層18は約140℃の温度
で約30分間焼成する。層18はこの特定の材料に制限
する必要はなく、電子ビームに露出させられるポリメタ
ル・メタクリート、の様なしジスト、或いは反応性プラ
ズマ食刻速度が温度依存性を持つ様なその他の任意の被
覆材料であってよい。第lc図は第lb図及び第la図
に示したウェーハの断面図である。
スパッタリング付着した石英層16にスルー・ホールを
形成することが望まれる。この目的の為、所望の最終的
なスルー・ホールと略同じ寸法の孔20をフオトレジス
ト層18に形成する。第lc図に示す様な断面を持つウ
ェーハを反応性プラズマ食刻室に入れ、例えば約1.1
トルの圧力を有し、且つ4弗化炭素と8%の酸素とから
成る組成物で構成されたプラズマに露出する。
酸素はプラズマ反応の触媒として作用する。酸素の割合
を変えて、反応速度、従って食刻速度を調節することが
出来る。露出時間は無線周波数ヱネルギを300ワット
にした時、約40分である。反応性プラズマが全ての露
出面、即ち層18、スパッタリング付着した石英層16
及びフオトレジスト層12の露出面を食刻する。ゥェー
ハ12の裏面は周囲の反応性プラズマに全く露出されな
いから、食刻過程が行なわれるウェーハの温度は比較的
低い。孔20の周囲にあるフオトレジスト層18は比較
的遅い速度で食刻される。従って、スパッタリング付着
した石英層16の中に出来るスルー・ホール20の側壁
は割合垂直で、約800の傾斜角a′を有する(第ld
図)。第2a図乃至第2d図に示す様に、別の反応性プ
ラズマ食刻実験を行なった。
シリコン・ウェーハの裏側を第2a図に示す様な格子模
様で被覆した。ウェーハの厚さは例えば0.38脚であ
る。ウェーハ10の表側の温度分布を一様にする為、ウ
ェーハの裏側に於ける格子模様の周期を0.18肋にす
る。耐熱材料の4角の部分は、シリコン面14の露出す
る4角の部分と同じ寸法に選ぶ。こうすると、ウェーハ
10の裏側の50%が周囲の反応性プラズマに対して露
出される。第2b図は第2a図のウェーハを2一2′で
切った断面図である。
ウェーハ10の表側には約10000Aの厚さのスパッ
タリング付着した石英又は熟成長させた酸化物の層16
がある。層16の上に第lb図について述べたのと同様
な厚さ20000Aのフオトレジスト材料の層18があ
る。スパッタリング付着した石英層16を通抜ける様に
スルー・ホールを食刻したい場合、第2c図に示す様に
所望のののスルー・ホールと略同じ寸法の孔20を層1
8に形成する。第2d図は、第2c図のウェーハが、第
ld図について述べたのと同様な周囲の反応性プラズマ
に露出された後の状態を示す。
ゥェーハ10の裏側の50%が周囲の反応性プラズマに
露出するから、表側の食刻が行なわれるゥェーハの操作
温度は、第ld図のウェーハの場合よりかなり高い。反
応性プラズマ食刻過程の操作温度が一層高いことにより
、第ld図に示す様にゥェーハの裏側を保護層12で完
全に被覆した場合より、有機フオトレジスト層18の食
刻速度が高くなる。主にウェーハの裏側の領領域14に
於けるシー」コンとプラズマとの間の熱を発生する反応
により、ゥェーハの温度が上昇すると、緑領域22のフ
オトレジスト層18が一層急速に食刻され始める。フオ
トレジスト層18の縁領域22の食刻の界面が水平の半
径方向に進行し、こうしてスパッタリング付着した石英
層16の緑領域が反応性プラズマの食刻を受ける様に露
出される。この為、スパッタリング付着た石英層16の
スルー・ホールに勾配が来る。この結果、スパッタリン
グ付着した石英届16に於けるスルー・ホールの壁には
、約600の角度a″を持つ傾斜が生ずる(第2d図)
。傾斜角8″はフオトレジスト層18及び緑領域22が
スルー・ホールの周緑から上方に取去られる速度と1対
1の関係有する。次にこれを第3a図乃至第3d図に例
示した別の実験について説明する。第3a図は耐熱材料
の四角12の相隔たる配列によって、露出を70%にし
た半導体ウェーハ10の裏側を示す。
耐熱材料12は、前に第la図について述べたフオトレ
ジスト材料であってよい。ウェーハ10の裏側を70%
露出する為、四角12は1辺が0.15側で、周期が0
.18肌である。この周期を選んだのはゥェーハの厚さ
が0.38肋の場合で、ゥェーハの裏側の区域14が反
応性プラズマによって食刻されることによって生ずる温
度をその表側にわたって一様に分布させる。第3b図は
第lb図及び第2b図について述べたのと同様に、スパ
ッタリングによる石英層16の付着並びにフオトレジス
ト層18の付着を例示している。
第2c図は、スパッタリング付着した石英層16内にス
ルー・ホールを作ることが出釆る様に、有機フオトレジ
スト層18に孔20を作る工程示す。
第3d図は第3c図に示すゥェーハを前に第ld図及び
第2d図について述べたのと同様な反応性プラズマ食刻
室に入れる工程を示す。
この場合、試験ウェーハの裏側の70%が反応性プラズ
マに露出するから、食刻が進められる操作温度は第2d
図又は第ld図の場合よりかなり高い。この為、有機フ
オトレジスト材料18の食刻速度も、第2d図の層18
又は第ld図の層18の場合より対応的に高くなる。こ
れに応じて、ウェーハ10を反応性プラズマ食刻室内で
露出する期間の間、有機フオトレジスト層18の緑領域
12の一層し、部分が除去される。スパッタリング付着
した石英層16内に出来るスルー・ホールの側壁の傾斜
も引続いて大きくなり、傾斜角8川は約45oになる(
第3d図)。従って、反応性プラズマ食刻法によって食
刻されるスルー・ホール又はその他の構造の側壁の懐斜
角は、半導体の裏面の選ばれた一部分をマスクして、食
刻が進められる操作温度を制御することによって、制御
することが出来る。
食刻すべきスル−・ホールを区画する有機フオトレジス
トが温度依存性を持つ結果、このフオトレジスト材料の
内の縁領域が制御され形で除去され、この為、食刻すべ
き構造の上側部分が段々広く露出されるが、これも制御
された形で行なわれる。この為、側壁の傾斜を制御する
ことが出来る。圧力を一層高くすると、プラズマ分子の
平均自由行路が短くなる為、過度のアンダカット作用が
起こるがこれを避ける為の最適の圧力は約1.0トルで
ある。
反応性プラズマの操作圧力が0.3トルの場合、スルー
・ホールの側壁の傾斜を有効に制御することが出来る。
スルー・ホールの壁の勾配と操作温度との間の相関性は
、夫々の操作圧力について実験的に決定しなければなら
ない。スパッタリング付着した石英層内では食刻過程が
2段階に分けて進む。
初期段階では、反応性プラズマが石英を略垂直方向に食
刻し、第4a図及び第5a図に示す略垂直の壁32を形
成する。主にウェーハの裏側で起るシリコンとプラズマ
との発熱反応によって、ウェーハの温度が上昇すると、
フオトレジスト層1 8が臨界温度Tcに達し、スルー
・ホールの緑領域22で水平方向に食刻が始まる。Tc
は、反応性プラズマによって材料の実質な侵食が始まる
様な、層18の材料に特有の臨界温度である。石英層1
6内で食刻界面が垂直方向に進行すると共に、フオトレ
ジストの食刻界面が垂直方向に進行して、石英の食刻界
面がその為水平方向に進行することの組合せにより、合
成の食刻界面は第4a図及び第5a図に示すスルー・ホ
ールの傾斜した壁34の様になる。第4a図は、ウェー
ハの裏側が第3a図に示す様に比較的大きな部分が露出
している時のスルー・ホールの側壁の形を詳しく示して
いる。これに対応するウェーハの温度が時間の関数とし
て第4b図に示されている。フオトレジスト層18の温
度は、食刻期間中の比較的早期に臨界温度Tcに達し、
この後、その食刻速度が高くなる。この結果生ずるスル
ー・ホールの壁の輪郭は傾斜した壁34が支配的であり
、垂直な壁成分32はごく僅かしか残らない。平均値斜
角8″は、壁面32,34を結ぶ弦が垂直と成す角度と
して測定する。食刻によるアンダカットは、こうして得
られたスルー・ホールの頂部に於ける直径Cと、フオト
レジスト18内の初めの孔20の直径Dとの差と定義す
る。平均傾斜角並びに食刻によるアンダカットは、ウェ
ーハの裏側の露出部分が比較的大きいことに対応して比
較的大きくなる。第5a図は、ウェーハの裏側の露出部
分が第5b図に示す様に比較的小さい時のスルー・ホー
ルの側壁の形を詳しく示している。
フオトレジスト層18の温度は食刻期間中の比較的後期
に臨界温度Tcに達し、この後食刻速度が高くなる。こ
うして出来るスルー・ホールの壁の輪郭は、第5a図に
示す略垂直な壁部分32と頭斜した壁部分34とで構成
される。平均傾斜角8″及び食刻によるアンダカットC
−Dは、ウェーハの裏側の露出部分が比較的小さいこと
に対応して、第4a図の場合より小さい。アンダカツト
が小さければ、スルー・ホールを一層密にウェーハ1川
こ詰込むことが出釆る。第5a図に示すスルー・ホール
が制御された合成の側壁の輪郭を持つことは、この後、
その中に付着される金属接点の信頼性を高める。
従来、スルー・ホールの尖った緑は、金属層が尖った緑
の上を通る所で薄くなる為、その上に付着される金属接
点に応力を生じさせる傾向があることが知られている。
第5a図に示すスルー・ホールが制御された合成の側壁
の輪郭を持つことにより、縁の輪郭は一層緩やかになり
、緑の上を通る所で金属層の厚さを厚くするのを助け、
こうしてその信頼性を高める。反応性プラズマ食刻法が
進行する速度が、反応室内にある食刻すべき材料の量、
この操作を行なう圧力、プラズマ・ガスの流量、無線周
波数ェネルギ入力並びにその他のプロセス変数の関数で
あることは云う迄もない。反応室内の露出期間を変えて
、これらの変数の変化を補償することが出来る。こ〉に
説明した方法はスパッタリングした石英又は熟成長させ
た酸化物に限られるものではなく、種々の工作材料に適
用することが出釆る。
【図面の簡単な説明】
第la図は熱マスク材料で完全に被覆された半導体ゥェ
ーハの裏側の部分図、第lb図は第la図の線1一1′
で切った断面図で裏側を上側にしてある。 第lc図は第la図のゥェーハの有機被覆18に孔を形
成した後の断面図で表側を上側にしてある。第ld図は
第lc図のウェーハを反応性プラズマ食刻法にかけた後
の断面図で表側を上側にしてある。第2a図は半導体ウ
ェーハの裏側の50%を熱マスク層から露出した場合の
この裏側の一部分の図、第2b図は第2a図のゥェーハ
を線2−2′で切った断面図で裏側を上側にしてある。
第2c図は第2a図のゥェーハの有機層18に孔を形成
した後の断面図で表側を上側にしてある。第2d図は第
2c図のウェーハを反応性プラズマ食刻法にかけた後の
断面図、第3a図は熱マス外こよって70%を露出した
半導体ウェーハの裏側の一部分の図、第3b図は第3a
図に示したゥェーハを線3一3′で切った断面図で裏側
を上側にしてある。第3c図は第3a図のゥェーハの有
機層18に孔20を形成した後の断面図で表側を上側に
してある。第3d図は第3a図のウェーハを反応性プラ
ズマ食刻法にかけた後の断面図で表側を上側にしてある
。第4a図はウェーハの裏側の露出部分を比較的大きく
したプラズマによって食刻されたスルー・ホールの壁の
輪郭を詳しく示す図、第4b図はこの場合のゥェーハ温
度の変化を時間に対して示すグラフ、第5a図はウェー
ハの裏側の露出部分を比較的小さくした場合にプラズマ
によって食刻されるスルー・ホールの壁の輪郭を詳しく
示す図、第5b図はこの場合のウェーハ温度の変化を時
間に対して示すグラフである。10……ウェーハ、12
…耐プラズマ材料の層、16…・・・石英又は酸化物の
層、18・・・・・・フオトレジスト層、20……孔、
32,34……側壁。 FIG10 FIG.lb FIG.lc FIG.ld nG.2q FIG.2b FIG.2c FIG.2d FIG.30 FIG.3b FIG.3c FIG.3d FIG.4o FIG.4b FIG.5q FIG.5b

Claims (1)

    【特許請求の範囲】
  1. 1 表面に被加工層が設けられた板状被加工片の前記被
    加工層の中に反応性プラズマ食刻法によつて食刻される
    凹みの側壁の傾斜を制御する方法に於いて、食刻される
    べき被加工片の裏側の選ばれた一部分の領域をプラズマ
    の食刻に対して抵抗力を持つ第1の材料で被覆し、前記
    被加工片の表側に設けられた被加工層上のうち前記凹み
    が形成されるべき場所以外を温度に依存する反応性プラ
    ズマ食刻速度を持つ第2の材料で被覆し、前記被加工片
    を反応性プラズマ内に配置し、前記被加工片の裏側の前
    記選ばれた被覆領域の面積によつて食刻が行われる前記
    被加工片の表側の温度を制御して前記第2の材料の食刻
    速度を調整することにより、前記反応性プラズマ食刻工
    程によつて食刻される凹みの側壁の傾斜を制御すること
    を特徴とする被加工層内の凹みの傾斜を制御する方法。
JP51092405A 1975-09-04 1976-08-04 被加工層内の凹みの側壁の傾斜を制御する方法 Expired JPS6015148B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US05/610,216 US3986912A (en) 1975-09-04 1975-09-04 Process for controlling the wall inclination of a plasma etched via hole
US610216 1975-09-04

Publications (2)

Publication Number Publication Date
JPS5232272A JPS5232272A (en) 1977-03-11
JPS6015148B2 true JPS6015148B2 (ja) 1985-04-17

Family

ID=24444155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51092405A Expired JPS6015148B2 (ja) 1975-09-04 1976-08-04 被加工層内の凹みの側壁の傾斜を制御する方法

Country Status (4)

Country Link
US (1) US3986912A (ja)
JP (1) JPS6015148B2 (ja)
DE (1) DE2632093C2 (ja)
FR (1) FR2323293A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01118525U (ja) * 1988-02-02 1989-08-10

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2536718C3 (de) * 1975-08-18 1978-04-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung geätzter Strukturen in Festkörperoberflächen durch Ionenätzung und Bestrahlungsmaske zur Verwendung in diesem Verfahren
NL7607298A (nl) * 1976-07-02 1978-01-04 Philips Nv Werkwijze voor het vervaardigen van een inrichting en inrichting vervaardigd volgens de werkwijze.
US4092442A (en) * 1976-12-30 1978-05-30 International Business Machines Corporation Method of depositing thin films utilizing a polyimide mask
US4181564A (en) * 1978-04-24 1980-01-01 Bell Telephone Laboratories, Incorporated Fabrication of patterned silicon nitride insulating layers having gently sloping sidewalls
US4209356A (en) * 1978-10-18 1980-06-24 General Electric Company Selective etching of polymeric materials embodying silicones via reactor plasmas
US4337132A (en) * 1980-11-14 1982-06-29 Rockwell International Corporation Ion etching process with minimized redeposition
DE3215411A1 (de) * 1982-04-24 1983-10-27 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen von oeffnungen mit hilfe einer maske in einer auf einer unterlage befindlichen schicht
US4551417A (en) * 1982-06-08 1985-11-05 Nec Corporation Method of forming patterns in manufacturing microelectronic devices
JPS59169135A (ja) * 1983-03-16 1984-09-25 Fujitsu Ltd 半導体装置の製造方法
JPS59214240A (ja) * 1983-05-09 1984-12-04 Fujitsu Ltd 半導体装置の製造方法
US4522681A (en) * 1984-04-23 1985-06-11 General Electric Company Method for tapered dry etching
JPH0648546B2 (ja) * 1984-07-14 1994-06-22 日本ビクター株式会社 情報記録担体の製造法
DE3615519A1 (de) * 1986-05-07 1987-11-12 Siemens Ag Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten
US5034091A (en) * 1990-04-27 1991-07-23 Hughes Aircraft Company Method of forming an electrical via structure
US5746884A (en) * 1996-08-13 1998-05-05 Advanced Micro Devices, Inc. Fluted via formation for superior metal step coverage
US5893757A (en) * 1997-01-13 1999-04-13 Applied Komatsu Technology, Inc. Tapered profile etching method
DE10215654A1 (de) * 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
US7060624B2 (en) * 2003-08-13 2006-06-13 International Business Machines Corporation Deep filled vias
US7241693B2 (en) * 2005-04-18 2007-07-10 Macronix International Co., Ltd. Processing method for protection of backside of a wafer
JP5022683B2 (ja) * 2006-11-30 2012-09-12 株式会社東芝 半導体装置の製造方法
JP5326404B2 (ja) * 2008-07-29 2013-10-30 富士通株式会社 モールドの製造方法
JP5599355B2 (ja) * 2011-03-31 2014-10-01 富士フイルム株式会社 モールドの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3519506A (en) * 1963-11-26 1970-07-07 Int Rectifier Corp High voltage semiconductor device
US3591465A (en) * 1969-09-15 1971-07-06 Us Navy Selective silicon groove etching using a tantalum oxide mask formed at room temperatures
US3664942A (en) * 1970-12-31 1972-05-23 Ibm End point detection method and apparatus for sputter etching
US3847690A (en) * 1971-04-19 1974-11-12 Fairchild Camera Instr Co Method of protecting against electrochemical effects during metal etching
JPS535637B1 (ja) * 1971-05-19 1978-03-01
US3806365A (en) * 1971-08-20 1974-04-23 Lee Corp Process for use in the manufacture of semiconductive devices
US3795557A (en) * 1972-05-12 1974-03-05 Lfe Corp Process and material for manufacturing semiconductor devices
US3867216A (en) * 1972-05-12 1975-02-18 Adir Jacob Process and material for manufacturing semiconductor devices
US3880684A (en) * 1973-08-03 1975-04-29 Mitsubishi Electric Corp Process for preparing semiconductor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01118525U (ja) * 1988-02-02 1989-08-10

Also Published As

Publication number Publication date
US3986912A (en) 1976-10-19
FR2323293A1 (fr) 1977-04-01
DE2632093A1 (de) 1977-03-17
FR2323293B1 (ja) 1979-09-28
DE2632093C2 (de) 1986-03-20
JPS5232272A (en) 1977-03-11

Similar Documents

Publication Publication Date Title
US3986912A (en) Process for controlling the wall inclination of a plasma etched via hole
JPH0519977B2 (ja)
JPH06177090A (ja) 集積回路の製造方法およびこの方法により製造された集積回路
JPH0336300B2 (ja)
JP4065213B2 (ja) シリコン基板のエッチング方法及びエッチング装置
US5126007A (en) Method for etching a pattern in layer of gold
JPH0648680B2 (ja) 窒化物絶縁層を選択的にドライ・エッチングする気体混合物及び方法
JP3019002B2 (ja) ドライエッチング装置及びドライエッチング方法
US4784719A (en) Dry etching procedure
CA1287556C (en) Procedure for fabricating devices involving dry etching
JP2650178B2 (ja) ドライエッチング方法及び装置
US4655874A (en) Process for smoothing a non-planar surface
JPH02106925A (ja) ドライエッチング装置
US5640038A (en) Integrated circuit structure with self-planarized layers
JPH09232281A (ja) ドライエッチング処理方法
JPH02156529A (ja) 半導体ウェーハの酸化物層傾斜エッチング方法
JP3644013B2 (ja) 半導体装置の製造方法
JPH0562458B2 (ja)
JPH03177587A (ja) プラズマ処理方法
JPH0393224A (ja) ドライエッチング方法
JPS59139628A (ja) ドライエツチング装置
JPS60142519A (ja) 半導体装置の製造方法
JPS6032972B2 (ja) エツチング装置
KR100607761B1 (ko) 반도체 장치 제조용 식각 챔버의 시즈닝 방법
JPH02292824A (ja) 半導体装置の製造方法