JPS60153082A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPS60153082A JPS60153082A JP59007068A JP706884A JPS60153082A JP S60153082 A JPS60153082 A JP S60153082A JP 59007068 A JP59007068 A JP 59007068A JP 706884 A JP706884 A JP 706884A JP S60153082 A JPS60153082 A JP S60153082A
- Authority
- JP
- Japan
- Prior art keywords
- address
- display
- period
- signal
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、画面上に表示すべき画像データの画像メモリ
へのアクセス及び画面上への表示を制御する表示制御装
置に関する。
へのアクセス及び画面上への表示を制御する表示制御装
置に関する。
一般′に、文字多重放送システム、キャプテンシステム
、コンピュータシステム等においては、画像データを一
旦画像メモリに格納した後、ＣＲＴ等の画面上に表示し
ている。この様な表示の制御を行なう表示制御システム
は、大別すると２ ｆＨ？類に分けられる。
、コンピュータシステム等においては、画像データを一
旦画像メモリに格納した後、ＣＲＴ等の画面上に表示し
ている。この様な表示の制御を行なう表示制御システム
は、大別すると２ ｆＨ？類に分けられる。
その一つとして、ＮＴＳＣ等のテレビ用同期信号と、表
示すべき画面位置の画像に対応した画像データを画像メ
モリから読み出すだめの表示用アドレスを発生させて画
像メモリを制御する表示制御装置を用い、ＣＰＵにより
画像データを画像メモリにアクセスする表示制御システ
ムがある。この表示制御システムを第１図に示して、そ
の説明をする。
示すべき画面位置の画像に対応した画像データを画像メ
モリから読み出すだめの表示用アドレスを発生させて画
像メモリを制御する表示制御装置を用い、ＣＰＵにより
画像データを画像メモリにアクセスする表示制御システ
ムがある。この表示制御システムを第１図に示して、そ
の説明をする。
この表示制御システムにおいては、表示制御装置１０か
ら表示回路１３に供給される同期信号によってＣＲＴ
１４の表示の同期制御を行なうと共に％表示用アドレス
を発生させ画像メモリ１２から画像データを読み出し、
表示回路１３を介してＣＲＴ１４に表示している。しか
し、Ｆｊ＆ Ｏｔｊメモリ１２への画像データの各き込
みはＣＰＵＩＩによって行なっているために、画像デー
タを画像メモリ１２へ書き込むべき書き込みアドレスは
、スイッチ回路１５によって上記表示アドレスと切換え
る必要がある。即ち、スイッチ回路１５は画像データの
画面上への表示期間中には表示用アドレスを画像メモリ
１２へ供給し、非表示期間中にはＣＰＵＩＩの書き込み
アドレスを画像メモリ１２へ供給している。従って、Ｃ
ＰＵ １１はこの非表示期間中にしか画像データを画像
メモリ１２へ転送できないので、データの転送効率が悪
いという問題があるばかりか、ＣＰＵ１ｌは非表示期間
を検出し。
ら表示回路１３に供給される同期信号によってＣＲＴ
１４の表示の同期制御を行なうと共に％表示用アドレス
を発生させ画像メモリ１２から画像データを読み出し、
表示回路１３を介してＣＲＴ１４に表示している。しか
し、Ｆｊ＆ Ｏｔｊメモリ１２への画像データの各き込
みはＣＰＵＩＩによって行なっているために、画像デー
タを画像メモリ１２へ書き込むべき書き込みアドレスは
、スイッチ回路１５によって上記表示アドレスと切換え
る必要がある。即ち、スイッチ回路１５は画像データの
画面上への表示期間中には表示用アドレスを画像メモリ
１２へ供給し、非表示期間中にはＣＰＵＩＩの書き込み
アドレスを画像メモリ１２へ供給している。従って、Ｃ
ＰＵ １１はこの非表示期間中にしか画像データを画像
メモリ１２へ転送できないので、データの転送効率が悪
いという問題があるばかりか、ＣＰＵ１ｌは非表示期間
を検出し。
書き込みタイミングを考慮し、なければなら々いといっ
た欠点をも有していた。
た欠点をも有していた。
また、他の表示制御システムをみＪ２図に示して説明す
る。第２図において、表示制御装置２０は同期信号及び
表示用アドレスのうら生、さらに画像メモリ２２への画
像データの着き込み（・振能を有する。
る。第２図において、表示制御装置２０は同期信号及び
表示用アドレスのうら生、さらに画像メモリ２２への画
像データの着き込み（・振能を有する。
従って、ＣＰＵ２１は画像メモリ２２に書き込むべき画
像データ及びその書き込みアドレスを表示制御装置２０
内に機能するデータレジスタ及びアドレスレジスタにセ
ットするだけで、表示制御装置２０が画像データを画像
メモリ２２に書き込んでいる。つまり、表示制御装置２
０が画像データを画像メモリ２２に曽き込むタイミング
を決定できるので、非表示期間だけでなく表示期間に強
制的に画像データを画像メＳす２２に書き込むこともで
き、データの転送効率は改善される。しかし１表示期間
に強制的に魯き込みを行々ったときは、ＣＲＴ２４の表
示画面にちらつき等が現われ、表示に悪影響を及ぼして
いた。さらに、前述の第１図に示した表示制御装装置１
０に比べてここでの表示制御装置２０を構成する回路の
ゲート数が極めて増加するので、集積化の際にはゲート
数の容量超過といった問題が生じていた。
像データ及びその書き込みアドレスを表示制御装置２０
内に機能するデータレジスタ及びアドレスレジスタにセ
ットするだけで、表示制御装置２０が画像データを画像
メモリ２２に書き込んでいる。つまり、表示制御装置２
０が画像データを画像メモリ２２に曽き込むタイミング
を決定できるので、非表示期間だけでなく表示期間に強
制的に画像データを画像メＳす２２に書き込むこともで
き、データの転送効率は改善される。しかし１表示期間
に強制的に魯き込みを行々ったときは、ＣＲＴ２４の表
示画面にちらつき等が現われ、表示に悪影響を及ぼして
いた。さらに、前述の第１図に示した表示制御装装置１
０に比べてここでの表示制御装置２０を構成する回路の
ゲート数が極めて増加するので、集積化の際にはゲート
数の容量超過といった問題が生じていた。
本発明は、画像メモリへの画像データの効率的な書き込
み、同期信号の発生及び表示アドレスの発生機能を有し
、ゲート数の削減が可能な表示制御装置を提供すること
を目的とする。
み、同期信号の発生及び表示アドレスの発生機能を有し
、ゲート数の削減が可能な表示制御装置を提供すること
を目的とする。
この発明では、１垂直周期の同期信号をゲートする信号
及び表示画面における垂直方向の表示アドレスを外部か
ら供給し、これらを位相同期のため１水平周期又は１／
２水千周期でラッチする。一方、データ処理の基準とな
るクロックが入力し。
及び表示画面における垂直方向の表示アドレスを外部か
ら供給し、これらを位相同期のため１水平周期又は１／
２水千周期でラッチする。一方、データ処理の基準とな
るクロックが入力し。
１水平周期でリセットするカウント手段によって１水平
周期の同期信号及び水平方向の表示アドレスを発生する
。この１水平周期の同期信号をラッチされた上記同期信
号ゲート信号でゲートして、垂直周期の複合同期信号を
生成し、また上記水平方向の表示アドレスとラッチされ
た上記垂直方向の表示アドレスとから１表示画面上の表
示アドレスを指定する。この表示アドレスはデータのア
クセスアドレスと時分割して画像メモリに供給される。
周期の同期信号及び水平方向の表示アドレスを発生する
。この１水平周期の同期信号をラッチされた上記同期信
号ゲート信号でゲートして、垂直周期の複合同期信号を
生成し、また上記水平方向の表示アドレスとラッチされ
た上記垂直方向の表示アドレスとから１表示画面上の表
示アドレスを指定する。この表示アドレスはデータのア
クセスアドレスと時分割して画像メモリに供給される。
以下、図面を参照して本発明の表示制御装置を、文字多
重放送用受信機の表示制御システムに適用した場合の芙
施例について説明する。
重放送用受信機の表示制御システムに適用した場合の芙
施例について説明する。
まず、第３図を参照して実施例の概要を説明するに１表
示制御装置３０に対してタイミング発生器５０（は、垂
直周期の同期信号をゲートする信号、及び表示画面にお
ける垂直方向の表示アドレス（以下Ｙアドレスという）
を供給する。ここで、同期信号はＮＴＳＣ準拠のテレビ
同期信号である。また。
示制御装置３０に対してタイミング発生器５０（は、垂
直周期の同期信号をゲートする信号、及び表示画面にお
ける垂直方向の表示アドレス（以下Ｙアドレスという）
を供給する。ここで、同期信号はＮＴＳＣ準拠のテレビ
同期信号である。また。
ＣＰＵ６０は上記表示制御装置７３０に対して１画像メ
モリ７０をアクセスすべきアドレスを与えると共に。
モリ７０をアクセスすべきアドレスを与えると共に。
裂°き込み時に１−１：１ｉ１ｉ７像データを与え、ま
たはルーみ出し時には表示制御装置３０から画像データ
を受け取る。表示制御装置３０は表示画面例おける水平
方向の表示アドレス（以下Ｘアドレスという）を発生す
ると共に、上記タイミング発生器５ｏがら供給される垂
直方向のＹアドレスをラッチして９、画像メモリ７０に
出力する。この画像メモリ７０は上記Ｘ及びＹアドレス
によって指定されたアドレスの画像データを表示回路８
０に供給し、表示回路８０において上記画録データは複
合カラー映像信号に変換されてＣＲＴ９０に表示される
。
たはルーみ出し時には表示制御装置３０から画像データ
を受け取る。表示制御装置３０は表示画面例おける水平
方向の表示アドレス（以下Ｘアドレスという）を発生す
ると共に、上記タイミング発生器５ｏがら供給される垂
直方向のＹアドレスをラッチして９、画像メモリ７０に
出力する。この画像メモリ７０は上記Ｘ及びＹアドレス
によって指定されたアドレスの画像データを表示回路８
０に供給し、表示回路８０において上記画録データは複
合カラー映像信号に変換されてＣＲＴ９０に表示される
。
丑た１表示制御装置３０はｌ水平周期内の同期信号を発
生すると共に、上記タイミング発生器５０からの１垂直
周期の同期信号をゲートする信号によって、１垂直周期
内の同期信号をゲートして複合同期信号を生成する。こ
の複合同期信号は表示回路８０に供給されて、上記画像
データを複合カラー映像信号に変換する際用いられる。
生すると共に、上記タイミング発生器５０からの１垂直
周期の同期信号をゲートする信号によって、１垂直周期
内の同期信号をゲートして複合同期信号を生成する。こ
の複合同期信号は表示回路８０に供給されて、上記画像
データを複合カラー映像信号に変換する際用いられる。
なお、複合同期信号と共に１表示画面の構成を規定する
表示タイミング信号も表示回路８０に供給される。
表示タイミング信号も表示回路８０に供給される。
さらに、上記表示’ＡＪＩＪ御装置３０ ｆｄ ＣＰＵ
６０から与えられたアドレスによって画像メモリ７０
をアクセスする。このアクセスは、ＣＲＴ９０に表示す
るために行なわれる画像メモリ７０から表示回路８０へ
の画像データの読み出しとで、表示期間を時分割して行
なわれる。
６０から与えられたアドレスによって画像メモリ７０
をアクセスする。このアクセスは、ＣＲＴ９０に表示す
るために行なわれる画像メモリ７０から表示回路８０へ
の画像データの読み出しとで、表示期間を時分割して行
なわれる。
次に１表示制御装置３０のブロック図を第４図に示して
、その詳細を説明する。
、その詳細を説明する。
以下、上述の同期信号及び表示タイミング信号（以下１
両者を合わせてコンポジット信号という）の生成につい
て説明する。この表示制御装置３ｏの動作基準となる。
両者を合わせてコンポジット信号という）の生成につい
て説明する。この表示制御装置３ｏの動作基準となる。
クロックパルスＣＰがタイミンク発生部５０から３６４
進のカウンタ３１に供給される。
進のカウンタ３１に供給される。
このクロックパルスＣＰ ｆｄ ８１５ ｆｓａ （ｆ
ｓｃ ：色副鍛送波周波数）の周波数であシ、がっ８１
５ｆｓｃ−３６４ｆＨ（ｆＨ：水子周波数）の関係があ
るためカウンタ３１は１水平周期単位のカウンタとなる
。このカウンタ３１のカウント値をデコードすることに
よって、コンポジット信号発生部３２では、例えば１水
平周期内の同期信号（第５図ａ 、 ｃ ）及び表示タ
イミング信号（第５図ｄ−，ｒ）即ち、コンポジット信
号を発生する。ここで、図中ＩＨは１水平周期（約６３
．５５μ５ｅｃ）を、ＩＴは１クロックパルスＣＰ周期
（約１７４．６ｎｓｅｃ）を示す。信号ＨＤ、 ２ＨＤ
（ｇ ５図ａ、ｂ）は夫々１又は１／２水千周期の水
平ドライブパルスであシ、Ｙアドレスカウンタ（図示せ
ず）の入カクロソクとして用いられ、信号Ｈ，５ＹＮＣ
（第５図Ｃ）は水平同期信号、信号ＥＯＵ （第５図ｄ
）は等価パルス。
ｓｃ ：色副鍛送波周波数）の周波数であシ、がっ８１
５ｆｓｃ−３６４ｆＨ（ｆＨ：水子周波数）の関係があ
るためカウンタ３１は１水平周期単位のカウンタとなる
。このカウンタ３１のカウント値をデコードすることに
よって、コンポジット信号発生部３２では、例えば１水
平周期内の同期信号（第５図ａ 、 ｃ ）及び表示タ
イミング信号（第５図ｄ−，ｒ）即ち、コンポジット信
号を発生する。ここで、図中ＩＨは１水平周期（約６３
．５５μ５ｅｃ）を、ＩＴは１クロックパルスＣＰ周期
（約１７４．６ｎｓｅｃ）を示す。信号ＨＤ、 ２ＨＤ
（ｇ ５図ａ、ｂ）は夫々１又は１／２水千周期の水
平ドライブパルスであシ、Ｙアドレスカウンタ（図示せ
ず）の入カクロソクとして用いられ、信号Ｈ，５ＹＮＣ
（第５図Ｃ）は水平同期信号、信号ＥＯＵ （第５図ｄ
）は等価パルス。
信号ＶＥＲ（第５図ｅ）は切込みパルスである。また、
信号ＨＢＬＫ（第５図ｆ）はｊ４度２色信号を停止する
水平ブランキング期間（ｉｆ号でメジ、信号Ｉ（ＤＳＢ
（第５図２）は水平方向の画像データの表示領域を示す
信号である。
信号ＨＢＬＫ（第５図ｆ）はｊ４度２色信号を停止する
水平ブランキング期間（ｉｆ号でメジ、信号Ｉ（ＤＳＢ
（第５図２）は水平方向の画像データの表示領域を示す
信号である。
さらに、１水平周期単位の信号を発生ずるコンポジット
信号発生部３２には、ｌ垂直周期単位のコンポジット信
号をゲニトするコンポジットゲート信号（第６図ａ、ｅ
）が印加する。ここで、図中１■は１垂直周期（約１５
．５ｍ５ｅｃ）を示す。信号ＳＡ（第６図ａ）は垂直同
期期間を示し、切込みパルスル３間を示す信号ＳＢ（第
６図ｂ）とともに垂直同期信号をゲートする。また、信
号ＶＢ１．；Ｋ（第６図Ｃ）は垂直ブランキング期間を
示し、信号ＶＤＳＥ （９６図ｄ）は垂直方向の画像デ
ータの表示領域−ン示す信号である。さらに、信号Ｉ（
／Ｒ（＾〜６図ｅ）はラスタ指定色の切換信号として使
用されるヘッダ・ラスタ信号である。
信号発生部３２には、ｌ垂直周期単位のコンポジット信
号をゲニトするコンポジットゲート信号（第６図ａ、ｅ
）が印加する。ここで、図中１■は１垂直周期（約１５
．５ｍ５ｅｃ）を示す。信号ＳＡ（第６図ａ）は垂直同
期期間を示し、切込みパルスル３間を示す信号ＳＢ（第
６図ｂ）とともに垂直同期信号をゲートする。また、信
号ＶＢ１．；Ｋ（第６図Ｃ）は垂直ブランキング期間を
示し、信号ＶＤＳＥ （９６図ｄ）は垂直方向の画像デ
ータの表示領域−ン示す信号である。さらに、信号Ｉ（
／Ｒ（＾〜６図ｅ）はラスタ指定色の切換信号として使
用されるヘッダ・ラスタ信号である。
上記コンポジットゲート信号のうち、信号ＳＡ。
ＳＢ、 ＶＢＬＫ （ｒ！ ６図ａ−ｃ）は、ラッチ回
路３３において１／２水千周期の信号２ＨＤ （ｇ ５
図ｂ）で位相同期をとるためラッチされ、コンポジット
信号発生部３２へ供給される。１／２水平周期単位でラ
ッチするのは、インターレースを行なっているので、第
１フイールドと第２フイールドが１／２水平周期期間ず
れているためである。また、信号ＶＤＳＥ。
路３３において１／２水千周期の信号２ＨＤ （ｇ ５
図ｂ）で位相同期をとるためラッチされ、コンポジット
信号発生部３２へ供給される。１／２水平周期単位でラ
ッチするのは、インターレースを行なっているので、第
１フイールドと第２フイールドが１／２水平周期期間ず
れているためである。また、信号ＶＤＳＥ。
Ｈ／Ｒ（第６図ｄ、ｅ）はラッチ回路３４において信号
ＨＤ（第５図ａ）でラッチされ、コンポジット信号発生
部３２へ供給される。上述の如く、ラッチ回路３３．３
４によって位相同期されたコンポジットゲート信号（第
６図ａ、ｄ）にょシ、上記１水千周期のコンポジット信
号（第５図ｃ−ｙ）はゲートされ、第７図に示す１垂直
周期のコンポジット信号がコンポジット信号発生部３２
から出方される。ＦＡｉち、（ｉ号ＳＡ、８Ｂ（ｊＪ６
図ａ、 ｂ）Ｋヨッテ信号Ｈ，５ＹＮＣ。
ＨＤ（第５図ａ）でラッチされ、コンポジット信号発生
部３２へ供給される。上述の如く、ラッチ回路３３．３
４によって位相同期されたコンポジットゲート信号（第
６図ａ、ｄ）にょシ、上記１水千周期のコンポジット信
号（第５図ｃ−ｙ）はゲートされ、第７図に示す１垂直
周期のコンポジット信号がコンポジット信号発生部３２
から出方される。ＦＡｉち、（ｉ号ＳＡ、８Ｂ（ｊＪ６
図ａ、 ｂ）Ｋヨッテ信号Ｈ，５ＹＮＣ。
ＥＱＵ、 Ｖ：ｌ （第５図Ｃ−ｅ ） カケ−） サ
レテ（ｉ号ＣＯＭＰ、 ５ＹＮＣ，（ｉ ７図ａ）が得
られ、信号ＶＢＬＫ。
レテ（ｉ号ＣＯＭＰ、 ５ＹＮＣ，（ｉ ７図ａ）が得
られ、信号ＶＢＬＫ。
ＶＤＳＥ （第６図ｃ、ｄ）によって夫々信号ＨＢＬＫ
。
。
ＨＤＳＢ （第５図ｆ、ｐ）がゲートされて信、号ＣＯ
ＭＰ 。
ＭＰ 。
ＢＬＫ、 ＣＯＭＰ、 ＤＳＥ（第７図す、ｃ）が得ら
れる。
れる。
次に、画像メモリ７０の画像データを表示回路８０に供
給する際のアドレス指定について説明する。
給する際のアドレス指定について説明する。
表示画面の水平方向の画素は２４８ドツトで構成される
が、ここでは画像データの読み出しは８ピット単位で行
なっている。従って、水平方向の表示アドレス即ち１水
平周期単位のＸアドレスは、上記カウンタ３１の第４ビ
ツト〜第８ビツトのと位から５ビツトにより得ることが
できる。
が、ここでは画像データの読み出しは８ピット単位で行
なっている。従って、水平方向の表示アドレス即ち１水
平周期単位のＸアドレスは、上記カウンタ３１の第４ビ
ツト〜第８ビツトのと位から５ビツトにより得ることが
できる。
また、２０４ラインで構成される垂直方向のアドレスは
、タイミング発生器５０から供給されるＸアドレスで指
定される。この１垂直間期単位のＸアドレスは表示すべ
きラインの１ライン１１工にランチ回路３５ 、３６に
供給され、夫々１水千周期単位の信号ＨＤ（ｉｓ図ａ）
の立上シ、立下りでラッチ保持される。上記Ｘアドレス
のうち、ランチ回路３５においてはパターンデータ用Ｘ
アドレスがラッチされ、ラッチ回路３６においては色デ
ータがラッチされる。従って、信号ＨＤはタイミング発
生器５０から与えられる２種類のＸアドレスの切換え信
号としても機能し、信号ＨＤが”Ｌ″の期間に供給され
ているＸアドレスがラッチ回路３５［ラッチされ、”Ｈ
”の期間に供給されているＸアドレスがラッチ回路３６
にラッチされる。上記水平方向のＸアドレス及び２種類
の垂直方向のＸアドレスは、アドレススイッチ３７に入
力して、時分割でメモリアドレスバス（以下へ仏バスと
いう）に供給される。
、タイミング発生器５０から供給されるＸアドレスで指
定される。この１垂直間期単位のＸアドレスは表示すべ
きラインの１ライン１１工にランチ回路３５ 、３６に
供給され、夫々１水千周期単位の信号ＨＤ（ｉｓ図ａ）
の立上シ、立下りでラッチ保持される。上記Ｘアドレス
のうち、ランチ回路３５においてはパターンデータ用Ｘ
アドレスがラッチされ、ラッチ回路３６においては色デ
ータがラッチされる。従って、信号ＨＤはタイミング発
生器５０から与えられる２種類のＸアドレスの切換え信
号としても機能し、信号ＨＤが”Ｌ″の期間に供給され
ているＸアドレスがラッチ回路３５［ラッチされ、”Ｈ
”の期間に供給されているＸアドレスがラッチ回路３６
にラッチされる。上記水平方向のＸアドレス及び２種類
の垂直方向のＸアドレスは、アドレススイッチ３７に入
力して、時分割でメモリアドレスバス（以下へ仏バスと
いう）に供給される。
上述の如く指定されたＸ、Ｘアドレスに基づき、画像メ
モリ７０の画像データを表示回路（資）に供給するタイ
ミングを以下に説明する。
モリ７０の画像データを表示回路（資）に供給するタイ
ミングを以下に説明する。
画像データの読み出しは、上述した如く８ビット単位で
行なっているので、上記カウンタ３１の出力の下位３ビ
ツトをビットタイミング発生部３８に供給して１画像メ
モリ７０間のタイミングｆＵＩＪ御を行なう。このタイ
ミング制御のうち、画１象メモリ７ｏヘアドレス′を供
給する制御（ｄ、ビットタイミング発生部３８からアド
レススイッチ３７へ供給されるアドレス切換信号Ａｓに
よって行なわれる。例えば、クロックパルスＣＰ（Ｍ８
図ａ）の８周期期間を２周期ずつ４分割し、各２周期期
間を第８図すの如く。
行なっているので、上記カウンタ３１の出力の下位３ビ
ツトをビットタイミング発生部３８に供給して１画像メ
モリ７０間のタイミングｆＵＩＪ御を行なう。このタイ
ミング制御のうち、画１象メモリ７ｏヘアドレス′を供
給する制御（ｄ、ビットタイミング発生部３８からアド
レススイッチ３７へ供給されるアドレス切換信号Ａｓに
よって行なわれる。例えば、クロックパルスＣＰ（Ｍ８
図ａ）の８周期期間を２周期ずつ４分割し、各２周期期
間を第８図すの如く。
表示用パターンアドレス出力期＋ｉｊ］（Ｐ） 、表示
用色アドレス出力期間（Ｃ）及び画像データのＣＰＵ６
０へのアクセスアドレス出力期間（Ａ）に時分割してＭ
Ａババスアドレスを出力する。このアドレス出力は。
用色アドレス出力期間（Ｃ）及び画像データのＣＰＵ６
０へのアクセスアドレス出力期間（Ａ）に時分割してＭ
Ａババスアドレスを出力する。このアドレス出力は。
本実施例では画像メモリ７０をグイナミノクーラムで構
成しているのでアドレススイッチ３７において上記Ｘ、
Ｙアドレスをロウ・アドレス及びコラム・アドレスに変
換して行なわれ、ピントタイミング発生器３８は画像メ
モリ７０に対するメモリ制御信号として、ロウ・アドレ
ス及びコラム−アドレスのストローブ信号ＲＡＳ 、
ＣＡＳを出力する。さらに上記アクセスアドレス出力期
間（Ａ）における画像メモリ７０への＠き込み許可信号
面も出力する。
成しているのでアドレススイッチ３７において上記Ｘ、
Ｙアドレスをロウ・アドレス及びコラム・アドレスに変
換して行なわれ、ピントタイミング発生器３８は画像メ
モリ７０に対するメモリ制御信号として、ロウ・アドレ
ス及びコラム−アドレスのストローブ信号ＲＡＳ 、
ＣＡＳを出力する。さらに上記アクセスアドレス出力期
間（Ａ）における画像メモリ７０への＠き込み許可信号
面も出力する。
次に、上記アクセスアドレス出力期間（Ａ）に行なわれ
るＣＰＵ６０と画像メモリ７０間の画像データのアクセ
スについて説明する。
るＣＰＵ６０と画像メモリ７０間の画像データのアクセ
スについて説明する。
ｔｆｃＰＵ６０は画像メモリ７０をアクセスすベキＸ及
びＸアドレスをデータバス（以下Ｄバスという）に供給
して、夫々Ｘアドレスレジスタ３９．Ｙアドレスレジス
タ４０に格納する。このときのＸ、Ｙアドレスの取り込
みは、アドレスバス（以下Ａバスという）に各レジスタ
に付されているレジスタ番号を供給し、これをアドレス
デコーダ４３でデコードすることによシ、対応するレジ
スタにラッチパルスＬＰを出力して行なっている。
びＸアドレスをデータバス（以下Ｄバスという）に供給
して、夫々Ｘアドレスレジスタ３９．Ｙアドレスレジス
タ４０に格納する。このときのＸ、Ｙアドレスの取り込
みは、アドレスバス（以下Ａバスという）に各レジスタ
に付されているレジスタ番号を供給し、これをアドレス
デコーダ４３でデコードすることによシ、対応するレジ
スタにラッチパルスＬＰを出力して行なっている。
以下、画像データの書き込みについて説明する。
Ｘ、Ｙアドレスレジネタ３９ 、４０に夫々アドレスが
格納されると、次にＣＰＵ６０はＤバスに書き込むべき
画像データを供給して、書き込みデータレジスタ４１に
格納する。このときのデータの取り込みも、Ａバスを介
してアドレスデコーダ４３に＠き込みデータレジスタ４
１のレジスタ脊骨を供給することにより、アドレスデコ
ーダ４３からラッチパルスＬＰを沓き込みデータレジス
タ４１に出力して行なっている。また５これと同時にラ
ッチパルスＬＰはアクセス期間発生部４４にも出力され
、これによってアク知すると共に、上記ビットタイミン
グ発生部３８にアクセス要求をする。ビットタイミング
発生部３８は、Ｘ、Ｙアドレスレジスタ３９．４０から
Ｘ、ＹアドレスをＭＡババス供給する上記アクセスアド
レス出力期間（Ａ） （第ｓ図ｂ）に上述のメモリ制御
信号（ＲＡＳ、 ＣＡＳ、 ＷＥ ）を画像メモリ７０
に対して出力すると共に、アクセス期間発生部４４を介
して→（Ｉ′き込みデータレジスタ４１にデータのロー
ドパルスを出力する。これにより１画像データはメモリ
データバス（以下ＭＤババスいう）に供給されて、Ｘ、
Ｙアドレスで指定される画像メモリ７０のアドレスに省
き込まれる。
格納されると、次にＣＰＵ６０はＤバスに書き込むべき
画像データを供給して、書き込みデータレジスタ４１に
格納する。このときのデータの取り込みも、Ａバスを介
してアドレスデコーダ４３に＠き込みデータレジスタ４
１のレジスタ脊骨を供給することにより、アドレスデコ
ーダ４３からラッチパルスＬＰを沓き込みデータレジス
タ４１に出力して行なっている。また５これと同時にラ
ッチパルスＬＰはアクセス期間発生部４４にも出力され
、これによってアク知すると共に、上記ビットタイミン
グ発生部３８にアクセス要求をする。ビットタイミング
発生部３８は、Ｘ、Ｙアドレスレジスタ３９．４０から
Ｘ、ＹアドレスをＭＡババス供給する上記アクセスアド
レス出力期間（Ａ） （第ｓ図ｂ）に上述のメモリ制御
信号（ＲＡＳ、 ＣＡＳ、 ＷＥ ）を画像メモリ７０
に対して出力すると共に、アクセス期間発生部４４を介
して→（Ｉ′き込みデータレジスタ４１にデータのロー
ドパルスを出力する。これにより１画像データはメモリ
データバス（以下ＭＤババスいう）に供給されて、Ｘ、
Ｙアドレスで指定される画像メモリ７０のアドレスに省
き込まれる。
次に、画像メモリ７０に格納しである画像データをＣＰ
Ｕ６０が読み出す場合について説明するに、Ｘ。
Ｕ６０が読み出す場合について説明するに、Ｘ。
Ｙアドレスレジスタ３９ 、４０に読み出すべきアドレ
スが格納されると共に、アドレスデコーダ４３からラッ
チパルスＬＰがアクセス期間発生部４４に出力される。
スが格納されると共に、アドレスデコーダ４３からラッ
チパルスＬＰがアクセス期間発生部４４に出力される。
これによって、アクセス期間発生部４４は読み出し可能
であることを検知し、上記ビットタイミング発生部３８
にアクセス要求をする。書き込む場合と同様、アクセス
アドレス出力期間（Ａ）（第８図ｂ）にメモリ制御信号
及びＸ、Ｙアドレスが画像メモリ７０に供給されると共
に、アクセス期間発生部４４から読み出しデータレジス
タ４２にデータのストアパルスが出力される。これによ
り、画像データはＸ、Ｙアドレスで指定される画像メモ
リ７０のアドレスから読み出され、ＭＤババス介して読
み出しデータレジスタ４２に読み込まれる。そして、Ｃ
ＰＵ６０からＡバスを介してアドレスデコーダ４３に読
み出しアドレスレジスタ４２のレジスタ番号を供給し、
このアドレスデコーダ４３から出力されるラッチパルス
ＬＰにより読み出しアドレスレジスタ４２からデータが
ＣＰＵ６０に読み出される。
であることを検知し、上記ビットタイミング発生部３８
にアクセス要求をする。書き込む場合と同様、アクセス
アドレス出力期間（Ａ）（第８図ｂ）にメモリ制御信号
及びＸ、Ｙアドレスが画像メモリ７０に供給されると共
に、アクセス期間発生部４４から読み出しデータレジス
タ４２にデータのストアパルスが出力される。これによ
り、画像データはＸ、Ｙアドレスで指定される画像メモ
リ７０のアドレスから読み出され、ＭＤババス介して読
み出しデータレジスタ４２に読み込まれる。そして、Ｃ
ＰＵ６０からＡバスを介してアドレスデコーダ４３に読
み出しアドレスレジスタ４２のレジスタ番号を供給し、
このアドレスデコーダ４３から出力されるラッチパルス
ＬＰにより読み出しアドレスレジスタ４２からデータが
ＣＰＵ６０に読み出される。
上述の如く、本実施例では同期信号及び表示タイミング
信号といったコンポジット信号の生成において、１垂直
周期のタイミングは外部から供給されるゲート信号を１
又は１／２水千周期で位相同期して行なうので、ゲート
信号は１又は１／２水千期間の精度でよく、外部でのゲ
ート信号の生成が極めて容易となる。また、Ｘ及びＹア
ドレスといった表示アドレスの生成においても、１垂直
周期のＹアドレスは外部から供給してラッチしているの
で、Ｙアドレスの生成も容易となる。さらに。
信号といったコンポジット信号の生成において、１垂直
周期のタイミングは外部から供給されるゲート信号を１
又は１／２水千周期で位相同期して行なうので、ゲート
信号は１又は１／２水千期間の精度でよく、外部でのゲ
ート信号の生成が極めて容易となる。また、Ｘ及びＹア
ドレスといった表示アドレスの生成においても、１垂直
周期のＹアドレスは外部から供給してラッチしているの
で、Ｙアドレスの生成も容易となる。さらに。
上記ゲート信号は外部で生成しているので、コンポジッ
ト発生部の構成を変えることなくゲート信号によって種
々のコンポジット信号を得ることがでさると共に、回路
を構成するゲート数を削減できる。従って、集積化する
際のゲート数の容量超過を招くおそれがない。
ト発生部の構成を変えることなくゲート信号によって種
々のコンポジット信号を得ることがでさると共に、回路
を構成するゲート数を削減できる。従って、集積化する
際のゲート数の容量超過を招くおそれがない。
なお、本実施例は表示制御装置を文字多重放送受信機の
表示制御システムに適用した場合でるるか、キャプテン
又はコンビーータシステムにもＡ用できる。また１本実
施例では画像メモリとしてグイナミノク・ラムを使用し
ているが、スタティック・ラムを使用してもよい。この
場合、メモリ制御信号のうちＲＡＳ、 ＣＡＳ信号は不
要となる。
表示制御システムに適用した場合でるるか、キャプテン
又はコンビーータシステムにもＡ用できる。また１本実
施例では画像メモリとしてグイナミノク・ラムを使用し
ているが、スタティック・ラムを使用してもよい。この
場合、メモリ制御信号のうちＲＡＳ、 ＣＡＳ信号は不
要となる。
本発明によれば、１垂直周期の同期信号ゲート信号及び
表示画面の垂直方向の表示アドレスは外部から供給し、
これらをラッチして取り込んでいるので、ゲート数の削
減が可能でちゃ、集積化した際のゲート数の容量超過を
防ぐことができる。
表示画面の垂直方向の表示アドレスは外部から供給し、
これらをラッチして取り込んでいるので、ゲート数の削
減が可能でちゃ、集積化した際のゲート数の容量超過を
防ぐことができる。
第１図及び第２図は従来の表示制御装置を示すブロック
図、第３図は本発明の表示制御装置に係る実施例を示す
ブロック図、第４図は第３図の一部の詳細を示すブロッ
ク図、第５図乃至第８図は第４図の各部の波形を示す波
形図である。 ３１・・・カウンタ ３２・・・コンポジット信号発生部 ３．３ 、３４ 、３５ 、３６・・・ラッチ回路３８
・・・タイミング発生部 ３９ 、４０ 、４１ 、４２・・・レジスタ４４・・
・アクセス期間発生部 代理人 弁理士 則 近 憲 佑 （Ｆｔか１名） 第１図 第２図 第５図 第６図 第７図 第８図
図、第３図は本発明の表示制御装置に係る実施例を示す
ブロック図、第４図は第３図の一部の詳細を示すブロッ
ク図、第５図乃至第８図は第４図の各部の波形を示す波
形図である。 ３１・・・カウンタ ３２・・・コンポジット信号発生部 ３．３ 、３４ 、３５ 、３６・・・ラッチ回路３８
・・・タイミング発生部 ３９ 、４０ 、４１ 、４２・・・レジスタ４４・・
・アクセス期間発生部 代理人 弁理士 則 近 憲 佑 （Ｆｔか１名） 第１図 第２図 第５図 第６図 第７図 第８図
Claims (1)
- 【特許請求の範囲】 表示画面上に表示すべき画像データの画像メモリへのア
クセス、及び両面上への表示を制御する表示制ｉ！；ｌ
Ｉ装置において。 データ処理の基準となるクロックが入力し、１水平周期
単位でリセットするカウント手段と。 このカウント手段の出力から１水平局期の同期信号を発
生する同期信号発生手段と、 この同期信号発生手段が発生する１水平周期の同期信号
をゲートして１垂直周期の複合同期信号を生成する際の
基準上なる１垂直間期の同期信号ゲート信号が入力し、
該同期信号ゲート信号を１水平周期又は１／２水千周期
のタイミングでラッチして位相同期をとるラッチ手段と
。 このラッチ手段から出力されメｉ直周期の同期信号ゲー
ト信号により、前記１水平周期の同期信号をゲートして
複合同期信号を生成する複合同期信号発生手段と、 前記カウント手段の出力から１水平周期である前記表示
画面上の水平方向の表示アドレスを発生する水平表示ア
ドレス発生手段と。 ｌ垂直同期の前記表示画面上の垂直方向の表示アドレス
が入力し、該垂直方向の表示アドレスを１水平周期単位
でラッチして保持する垂直表示アドレス発生手段と、 前記画像メモリをアクセスすべきアドレスを格納するア
ドレスレジスタと。 前記画像メモリへ書き込むべき画像データを格納し、又
は該画像メモリから読み出される画像データを格納する
データレジスタと。 前記水平表示アドレス手段、垂直表示アドレス手段及び
アドレスレジスタから供給されるアドレスを、ｌ水子周
期期間内で時分割して前記画像メモリに出力するアドレ
ス制御手段と、 前記画像メモリをアクセスすべきアクセス期間に、前記
データレジスタと画像メモリ間での画像データの転送を
制御するアクセス制御手段とを具備したことを特徴とす
る表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007068A JPS60153082A (ja) | 1984-01-20 | 1984-01-20 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007068A JPS60153082A (ja) | 1984-01-20 | 1984-01-20 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60153082A true JPS60153082A (ja) | 1985-08-12 |
Family
ID=11655756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59007068A Pending JPS60153082A (ja) | 1984-01-20 | 1984-01-20 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60153082A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0381544A (ja) * | 1989-08-25 | 1991-04-05 | Hitachi Ltd | 内燃機関の燃焼状態制御方法 |
| JPH06208351A (ja) * | 1992-10-30 | 1994-07-26 | Internatl Business Mach Corp <Ibm> | マルチメディア表示装置 |
-
1984
- 1984-01-20 JP JP59007068A patent/JPS60153082A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0381544A (ja) * | 1989-08-25 | 1991-04-05 | Hitachi Ltd | 内燃機関の燃焼状態制御方法 |
| JPH06208351A (ja) * | 1992-10-30 | 1994-07-26 | Internatl Business Mach Corp <Ibm> | マルチメディア表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5434969A (en) | Video display system using memory with a register arranged to present an entire pixel at once to the display | |
| US4747081A (en) | Video display system using memory with parallel and serial access employing serial shift registers selected by column address | |
| US4639890A (en) | Video display system using memory with parallel and serial access employing selectable cascaded serial shift registers | |
| US5065346A (en) | Method and apparatus for employing a buffer memory to allow low resolution video data to be simultaneously displayed in window fashion with high resolution video data | |
| US4148070A (en) | Video processing system | |
| CA1141021A (en) | Processor for a graphic terminal | |
| US5654773A (en) | Picture storage device separates luminance signal into even number and odd number data and separates two channel color signal into former half pixels and latter half pixels | |
| US4748504A (en) | Video memory control apparatus | |
| JPH07104722A (ja) | 画像表示システム | |
| US4811099A (en) | Video signal memories | |
| US5438376A (en) | Image processing apparatus and image reception apparatus using the same | |
| US4941127A (en) | Method for operating semiconductor memory system in the storage and readout of video signal data | |
| US4591845A (en) | Character and graphic signal generating apparatus | |
| JPS62248388A (ja) | 半導体記憶装置 | |
| US4581611A (en) | Character display system | |
| JPS61223785A (ja) | 画像メモリ制御装置 | |
| US5068648A (en) | Display controller having a function of controlling various display memories | |
| JPH1155569A (ja) | 表示制御回路 | |
| JPS59226584A (ja) | テレビジヨン受信機のプリンタ装置 | |
| JPS61198293A (ja) | 表示信号変換回路 | |
| JPH03136484A (ja) | 高解像度映像信号記憶装置 | |
| US5333264A (en) | Picture display apparatus for displaying fringed characters on an image | |
| JPS58194090A (ja) | デイスプレイ装置 | |
| JPS6356550B2 (ja) | ||
| JPS62166474A (ja) | 表示システム |