JPS60153564A

JPS60153564A - 画像処理装置

Info

Publication number: JPS60153564A
Application number: JP59007224A
Authority: JP
Inventors: Toshibumi Inoue; 井上　俊文
Original assignee: Dainippon Screen Manufacturing Co Ltd
Current assignee: Dainippon Screen Manufacturing Co Ltd
Priority date: 1984-01-20
Filing date: 1984-01-20
Publication date: 1985-08-13
Also published as: DE3500795C2; GB2153621B; GB2153621A; DE3500795A1; GB8500537D0; JPH0226260B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、画像メモリに記憶されている原画像データに
基づいて、座標変換によって変形された変形画像を作成
する画像処理装置に関する。

（従来技術）従来から、画像に座標変換を施す装置としては。

第１図に示すような回路構成が知らｎている。

第１図において、アドレス発生回路（１１、アドレス変
換回路（２）、第一１の画像メモ１月３）、第？の画像
メモリ（４）、遅延回路（５）は、それぞｆクロック発
生回路（６）と接続さｎている。

アドレス発生回路＋１１は、イニシャライズパルス（Ｐ
）とクロック（ＣＫυが入力してアドレスデータ（ＸＡ
。

ｙＡ）を出力する。アドレス変換回路（２）では、アド
レスデータ（ｘ、ａ、ｙＡ）をクロック（ＣＫ、　）に
よって読み込み、予め設定された演算を施して変換され
たアドレスデータ（ＸＢ　ｙｎ）を、第１の画像メモ１
月３）に出力する。画像メモ１月３）は、クロック（Ｃ
Ｋ、）でアドレスデータ（Ｘｏ　ｙｎ）を読出アドレス
として受けと９、対応するメモリ領域から、画像データ
（ｐＢ）を出力する。

一力、遅延回路（５）には、クロック（ＣＫ、　）　、
　（ＣＫ、）が供給され、入力したアドレスデータ（Ｘ
Ａ　ｙＡ）が、クロック（ＣＫ、）でそのまま保持され
、クロック（ＣＫ、　）で、画像データ（ｐＢ）ととも
に第２の画像メモ１月４）に取込ま九る。画像メモ１月
４）では、アドレスデータ（ＸＡ、ｙＡ）を書込アドレ
スとして、画像データ（１）Ｂ）が書き込まれる。

このようにして、第２の画像メモ１月４）には、第１の
画像メモ１月３）に記憶さｎていた原画像データが、座
標変換によって変形さｔた画像とじて書き込まれる。

上述した従来の画像処理装置を構成する各回路ブロック
を、第２図乃至第４図に示す。

第２図は、アドレス発生回路（１）を示し、Ｘアドレス
（ＸＡ）　＋　Ｘアドレス（ｙＡ）を、順次インクリメ
ントして出力することができる。

すなわち、最初に、ＲＳフリップフロップ（７）にイニ
シャライズパルス（ＰＩ）を入れてセット状態にすると
、カウンタ（８１、（９１の各ロード入力（ＬＤ　）に
「１」信号が入力する。このとき、カウンタ（８）。

（９）に供給されているクロック（ＣＫ、）の第１見目
で、カウンタ（８）には、スタートアドレス（Ｘｓ）が
ロードされ、また、カウンタ（９）には、スタートアド
レス（ｙｓ）がロードされる。

コンパレータαＱには、Ｘアドレス（ＸＡ）の最終値エ
ンドアドレス（ＸＥ）が供給さｎていて、ＸＡ＝ＸＥで
、はじめてその出力が１１」となシ、ＸＡ＜ＸＢＯ間は
「０」となっている。したがって、イニシャライズ時は
、カウンタ（８）の出力がスタートアドレス（Ｘｓ）、
カウンタ（９）の出力がスタートアドレス（ｙｓ’）と
なる。

次に、クロック（ＣＫ、）の第２見目で５カウンタ（８
）の出力（ＸＡ）がインクリメントされて１増加して、
Ｘアドレス（ＸＡ）はＸｓ＋１　となるが、カウンタ（
９）はイネーブル入力が「０」であって、最初の状態を
保持する。

こうして、クロック（ＣＫ、）が入力する毎に、Ｘアド
レス（Ｘ、）のみがＸＳ　＋　１　ｒ　Ｘｓ＋２　＋・
・・と増加しＸＥとなったときに、カウンタ（８）のロ
ード入力穴に「１」が供給さ肛、クロック（ＣＫ、）に
よって、Ｘアドレス（ＸＡ）はスタートアドレス（Ｘｓ
　）に戻る。そのとき、カウンタ（９）のイネーブル入
力（矧は「１」になっているため、Ｘアドレス（ｙＡ）
はインクリメントされて１増加する。

クロック（ＣＫ、）は、アドレスがＸＥ　、ｙＥとなっ
たときに停止されるようになってお９、アドレス発生回
路（１１からは、クロック（ＣＫ、）によって、　（ｘ
Ｓ。

ｙｓ）から（ＸＥ、ｙＥ）までのアドレスデータ（ＸＡ
、ｙＡ）が、順次出力される。

第３図は、アドレス変換回路（２）を示しており、乗算
回路０乃、　０３１　、　Ｑ４）　、０句、加算回路ｕ
ｅｕ力およびＤフリップフロップ（１（１１により構成
さｎている。

このアドレス変換回路（２）では、アドレスデータ（Ｘ
Ａ、ｙＡ）を受けとり、次式で表わさｎるアフィン変換
を行なって、出力（ｘＢ　ｙｕ）に変換することができ
る。

（Ｘｕ、ｙｕ）−（ＸＡ、ｙＡ）（ｂｄ）　＋（ｔｘ　
、　ｔｙ）ａ、ｃは、そｎぞれ乗算回路Ｑ２１　（＋４
＋に入力する定数信号で、Ｘアドレス（ＸＡ）と掛は合
わされ、ｂ。

ｄは、そｎぞれ乗算回路α３１（１５１に入力する定数
信号で、Ｘアドレス（ｙＡ）と掛は合わされる。

加算回路０６）では、出力ａＸＡとｂｙＡと定数信号（
ｔｘ）とが加算され、出力ＸＢ（−ａＸＡ十ｂｙＡ＋　
ｔ・）を得ることができる。

加算回路Ｕ力では、出力ＣＸＡとｄｙＡと定数信号（ｔ
、）とが加算され、出力ｙｓ　（−ＣＸＡ十ｄｙＡ十ｔ
、）を得ることができる。

第４図は、Ｄフリップフロップｃ！０）と（２１１とが
直列に接続され、第５図に示したそれぞれに１パルス遅
延したクロックＣＫ、とＣＫ、を供給することによって
、入力さｎるアドレスデータ（ＸＡ、ｙＡ）を遅延して
出力する遅延回路（５）である。

この遅延回路（５）では、アドレス発生回路（１）のア
ドレスデータを所要時間保持し、第１の画像メモ１月３
）からの画像データ（ＰＢ）の出力と書き込みタイミン
グを合わせることができる。

前記従来の画像処理装置によ九ば、たとえば、第６図の
左側に示すＬ字形の線分パターンが、第１の画像メモ１
月３）に記憶されていたとき、変換回路（２）によって
、角度０だけ回転させた図形を得ようとした場合、第２
の画像メモ１月４）上には、第６図の右側に示すＬ字形
の線分パターンが書込まれる。図において、数字「４」
は、パターンの線分上の濃度を示している。

図示の通や、回転した図形は、回転以前の図形にくらべ
て歪みが大きく、原画パターンのもつ輪郭線部の線分が
忠実に再現できないという欠点があった。

また、第７図の左側に示すようなチェッカーパターンを
もとにして、縮小さｎた図形として新たな画像パターン
を得る場合、座標変換のだめのアドレス変換回路（２）
において、縮小率に応じたアドレスデータの間引きが行
なわすることによって。

のパターンとなってしまうおそｎがある。

すなわち、従来の画像処理装置にあっては、縮小によっ
て、間引き間隔と特徴的微細パターンが同調した場合に
、その特徴パターンを消失してしまうという欠点があっ
た。

さらに、回転と縮小を同時に施した場合には、間引間隔
の周期性と１画像の歪の周期性等によって、原画像デー
タにはない一種のモアレ現象による擬似パターンが現わ
れる等の欠点もあった。

（発明の目的および構成）本発明は、上記欠点に鑑みなされたもので、第１の記憶
手段に記憶された原画像データから、変換されたアドレ
スデータにもとづいて一１第２の記憶手段に変形画像を
書きこむ画像処理装置において、アドレス発生手段から
順次に出力される原アドレスデータ毎に、近傍のｎ個の
変換さｎたアドレスデータを出力するアドレス変換手段
と、変換されたアドレスデータにもとづいて、読み出さ
ｎた原画像データに所定の演算処理を施す演算処理手段
とを具備してなシ、従来の変形画像にみられる画像の歪
等の不自然さを除去し１画像変形の目的に応じた精度よ
い忠実性をもつ画像処理装置を提供することを目的とし
ている。

（実施例の説明）以下、図面にもとづき本発明の実施例について説明する
。

第８図の実施例では、アドレス発生回路Ｏυ、第１の画
像メモリ０２、第２の画像メモリ（至）および遅延回路
（財）は、前記第１図の従来装置と同一であシ、本発明
に係るアドレス変換回路０！ｉ１、平均回路（至）およ
びクロック発生回路Ｃ３７＋の構成および動作について
、以下に説明する。

第９図に示したアドレス変換回路Ｃ３５）は、アドレス
発生回路Ｃ３１１で発生したアドレスデータ（ＸＡ　ｙ
Ａ）を受けとり、所定の演算処理によって注目するアド
レス近傍のｎ個の変換アドレス群（ＸＢＩ　、　’Ｉｓ
υ。

（ＸＢＩ　、　’／Ｂｔ　）　□・・（ｘｎｎ、ｙｎｎ
）を出力するものである。

Ｘアドレス（ＸＡ）が入力するＤフリップフロップ（至
）、Ｘアドレス（、ｙＡ）が入力するＤフリップフロッ
プ０！１には、クロック（ＣＫ、　）が供給され、ｎ進
カウンタ（４１）には、クロック（ＣＫ、　）が供給さ
ｎている。

クロック（ＣＫ、　）は、第１１図に示すように、クロ
ック（ＣＫ、）の周波数をｎ倍（ｎ：整数、この場合、
４）とした逓倍信号である。

ｎ進カウンタ鵠の出力１（ｉ＝ｏ、１・・・、（ｎ−１
））は、ルックアップテーブル（４υに供給さｔ、カウ
ント内容ｉに応じたデータ（△Ｘ、）、（Δｙｔ）が出
力さｎる。ｋ３　、　（４３１はそｎ−ｒｎ加算回路で
、加算回路（４２ではＸアドレス（ＸＡ）とデータ（△
Ｘ、）とが加算さｎて、Ｘアドレス（ＸＡ）の近傍のア
ドレス（ＸＡ十△ＸＯ）。

（ＸＡ＋　△Ｘ＋）　＋　”’　（ＸＡ　＋　△ｘ、−
＋　）が出力さｎ、加算回路θ３では、Ｘアドレス（ｙ
Ａ）とデータ（△ｙｔ）とが加算されて、Ｘアドレス（
ｙＡ　）の近傍のアドレス（ｙＡ＋八Ｖへ）、（ｙＡ＋
ΔｙＩ）　ｒ　”’　（ｙＡ＋Δｙ、−＋）が出力さｎ
る。

上記加算回路ｆ４１Ｄ　、　（ｄの後段回路は、乗算回
路（４滲（４５１（４６１（４ηおよび加算回路（４ｓ
　Ｇ１９）ＶＣよシ構成されて、次式で表わさｎるアフ
ィン変換を行なう回路となっている。

（ＸＢ　＋　、　３’　Ｂ　１）　””　（ＸＡ十△Ｘ
ｌ、ｙＡ十△ｙ＋Ｘｂ　ｄ）＋（ｔ、、ｔｙ）ａ、ｃは
、それぞれ、乗算回路（４４）　（４６１に入力する定
数信号で、Ｘアドレス（ＸＡ＋△ｘ＋）と掛は合わされ
、ｂ、ｄは、それぞれ乗算回路（４５ｉ　（４７１に入
力する定数信号で、ｙアドレスｆＪＡ＋△ｙ＋）と掛は
合わされる。

加算回路囮では、出力ａ（ＸＡ十△ｘ、）とす、（ｙＡ
＋△ｙ＋）　と定数信号ｔｘが加算され、出力データ（
Ｘ、、　）を得ることができる。また加算回路（４９）
では、出力Ｃ（ＸＡ＋△Ｘ＋）とｄ（ｙＡ＋△ｙｔ）と
定数信号ｔ、が加算され、出力データ（ｙｎ＋）を得る
ことができる。すなわち、Ｘｎ、＝ａ（）（Ａ＋△ｘ＋）＋ｂ（ｙＡ十△ｙｔ）＋
ｔｘｙＢ１−ｃ（ＸＡ＋△ｘυ＋ｄ（ｙＡ＋△３’ｌ　
）＋　ｔ。

（ただし、ｉ＝Ｑ、１・・ｎ−１）が変換されたアドレスデータとして得らｒるのである。

変換されたアドレスデータ（ＸＢ　＋　＋　Ｖ　Ｂυは
クロック（ＣＫ、）にもとづいて、第１の画像メモリｏ
２に入力さハ、対応するメモリ領域にある画像データ（
ｐｎｔ）を出力する。−力、遅延回路（２）にはクロッ
ク（ＣＫ、）。

（ＣＫ、　）が供給さｔ、入力された注目するアドレス
データ（ｘＡ、ｙｉ）が、クロック（ＣＫ６）でそのま
ま所要時間保持さｎ、クロック（ＣＫ、）のタイミング
で、第２の画像メモリ０３Ｉに供給さｒる。

第１０図は、第１の画像メモリＧｚから出力されたｎ個
の画像データ（１）Ｂ１）　、　（１）Ｂ２）　、　−
（１）Ｂ、）（コノ場合ｎ−４）が入力する平均回路（
支））の実施例を示している。

画像データ（ｐｎ：）は、クロック（ＣＫ、）の第１見
目でＤフリップフロップ５０）に取りこまれる。これと
同時に、ｎ進カウンタ６υからは、出力（ｉ）−１のカ
ウントが行なわハる。このカウンタ出力（ｉ）は、ルッ
クアップテーブル６２に供給さハて、カウント内容（ｉ
ｌに応じたデータ（Ｇ１）が出力さゎ、る。

５３１は乗算回路で、ここで、画像データ（ｐｏ：）に
対して係数データ（α・）が乗算される。乗算された出
力データ（α＋ｐｕｔ）は、加算回路５４）に供給され
、かつＤフリップフロップ５９を介して帰還さｎるｉ＝
１のときのデータ（α・ｐｎｔ）と加算されるようにな
っている。

一力、ｎ進カウンタ６２からの出力（ｊ）は、クロック
（ＣＫ、）の第１見目でｊ＝１となり、その後、第ｎ　
−１発目までｊ−０を保持するようになっていて、その
出力（ｊ）は、上記Ｄフリップフロップ６５）のクリア
入力として供給さｎている。

したがって、加算回路６４）の出力データは、クロック
（ＣＫ　、　）の第１見目のタイミングで（αＩｐＢ＋
　）、第２発註のタイミングには（α＋ｐＢ＋十α２ｐ
１１２）となシ、それぞｆ′ＬＤフリップフロップ６！
ｉｌに、第ｉ見目のタイミングでΣα＋ｐ旧として取り
こまれる。

こうして、クロックＣＫ５の第ｎ発註のタイミングに、
この平均回路０Ｇ）からは、ｐＢ　＝、人α＋ｐ旧が出力される。

平均律された画像データ（ｐＢ）は、遅延回路Ｇ４から
クロック（ＣＫ、　）によって読出されるアドレスデー
タ（ＸＡｙＡ）を書込アドレスとして、第２の画像メモ
リ（ハ）に取込ま九る。

第２の画像メモ’Ｊ　Ｃ３３１には、クロック（ＣＫ、
）が供給さｎておシ、第１Ｉ図に示すように、クロック
（ＣＫ、）の第（ｎ−＋−１）発註と同期して、第１の
パルスが入ることにより、平均回路（支））からの画像
データ（ｐＢ）の出力とタイミングが合って、座標変換
さｎた変形画像を、この第２の画像メモリ關に記憶する
ことができるようになっている。

このように構成される本発明装置によｆば、原画像デー
タ（ｐＡ）から得らｎる変換画像データ（ｐＢ）は、注
目する原画像アドレスデータ毎に、その近傍のｎ個の変
換されたアドレスデータを使用して加重平均さハたもの
となシ、以下に説明するように、縮小と回転を同時に行
なうようにしたディジタル画像処理において、精度よく
忠実に再現することができる。

第１２図は、第１の画像メモリ０湯を、上記実施例装置
によって変換されたアドレスデータにもとづき読み出す
方法を示している。

実線のます目は、第１の画像メモリ０渇の１画素分のア
ドレス空間を模式的に示し、各ます目に対応して、所定
濃度値の画像データが収納さｎている。

一方、１点鎖線で示す正方形は、縮小、回転されて変換
された１画素分のデータ領域である。すなわち、１点鎖
線内の全画像データは、変換画像の１画素に対応する。

従来装置にあっては、変換された画像データ（ｐｎ）は
、中心点Ａに対応するデータ、すなわち、Ｘ−３゜ｙ＝
４に収納さｎた画像データのみを使用しているが、本発
明装置においては、Ａ点の近傍のｎ個の点に対応するデ
ータ、たとえば（ｐＢｌ）　、　（ｐＢ−）　。

（ｐＢｓ）　、　（ｐｎ−）を用いて、Ｐｎ−（ｐｕ＋
　十ｐＢＩ　＋　ｐｎｓ　＋　ｐＢ４　）を第２の画像
メモリ（至）に書き込むように−１，！−２ｉ）この場
合、近傍のｎ個をどう選択するかは、たとえば、前記ル
ックアップテーブル＠υの設定によって決めることがで
き、再現精度を高めるためには、使用するデータ数ｎを
増やせばよい。

まだ、必要に応じて、中心部のデータを重視するためとし、ｐＢｓをＡ点のデータ（ｐｅ）とすることもでき
る。この場合も、そ九ぞれの係数は、平均回路（至）の
ルックアップテーブル６ｚの設定によって、任意に決定
できる。

第１３図は、前記第６図に示しだものと同様、Ｌ字形の
パターンを１本発明装置によって角度θだけ回転させて
得られる変形画像を示している。

従来装置によるものに較べて、Ｌ字形線分の歪が目立た
ず、Ｌ字形として正しく認汽七うる画像が得らｎる。

第１４図は、前記第７図に示したものと同様、チェッカ
ーパターンを縮小した状態を示している。

原アドレスデータ毎に、近傍のｎ個の変換さｎたアドレ
スデータを使用することによって、原画像に含まｎる細
かいパターンが平均化され、変換さｆた画像データは、
その濃度を「チ」として、中間トーンを表現できる。

このように、縮小にともなって、原画の細かいパターン
そのものは消失することもあるが、全体として平均化さ
することによって１画像の歪等の不自然さは確実に除去
でき１画像変形の目的に応じた精度よい再現画像が得ら
れる。

【図面の簡単な説明】

第１図乃至第７図は、従来の画像処理装置について説明
するだめの図、第８図は、本発明の一実施例を示す回路構成図、第９図
は、アドレス変換回路の一例を示す回路構成図。第１０図は、平均回路の一例を示す回路構成図。第１１図は、上記実施例の装置に使用されるクロックを
示す動作タイミング図、６υアドレス発生回路　０２第１の画像メモリ（至）第
２の画像メモリ　（財）遅延回路０９アドレス変換回路
　（ト）平均回路０ｎクロック発生回路第３図　２と− ２第４図第１１図ＣＨ２−−−−一「１−「ｌ」− 第１３図第１４図

Claims

【特許請求の範囲】

（１）第１の記憶手段に記憶された原画像データを変換
したアドレスデータにもとづいて、第２の記憶手段に変
形画像を書きこむようにした画像処理装置において、ア
ドレス発生手段から順次に出力さｎる原アドレスデータ
毎に、その近傍における適数の変換さｎたアドレスデー
タを出力するアドレス変換手段と、変換されたアドレス
データにもとづいて読み出された原画像データに、所定
の演算処理を施す演算処理手段とを具備することを特徴
とする画像処理装置。
（２）前記アドレス変換手段が、アフィン変換回路をな
すことを特徴とする特許請求の範囲第（１１項に記載の
画像処理装置。
（３）前記演算処理手段が、複数の変換さｎたアドレス
データにもとづく原画像データを単純平均しうるもので
あることを特徴とする特許請求の範囲第（１１項又は第
（２）項に記載の画像処理装置。
（４）前記演算処理手段が、複数の変換されたアドレス
データにもとづく原画像データを加重加算平均しうるも
のであることを特徴とする特許請求の範囲第（１１項又
は第（２）項に記載の画像処理装置。