JPS60153638A - スイツチング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は論理信号によって高圧または低圧の電源を制御
するスイッチング回路に関するもので、高速、高効率を
要求される用途に用いることができるものである。

従来例の構成とその問題点 第１図は従来の構成によるスイッチング回路である。１
はスイッチング素子、２は抵抗素子でスイッチング素子
１の負荷抵抗となる。３および４はトランジスタであシ
、６はダイオードである。

６は負荷抵抗である。

以上のように構成された従来のスイッチング回路につい
て、以下その動作を説明する。

制御信号ａは反転素子７によって論理が反転され、スイ
ッチング素子１のゲートに加えられる。

制御信号ａが°′１＃のとき、スイッチング素子は非導
通となシ、ｂ点の電位は電源電圧Ｅに近い値となる。し
かしｂ点のインピーダンスは負荷抵抗２によって決まシ
、負荷抵抗２が大きいときには大きな電流ｆｂ点よシ取
出すことは不可能である。

したがってトランジスタ３．および４が、電流増幅の目
的で設けられている。トランジスタ３．および４はダー
リントントランジスタを構成し、エミッタフォロワとし
て働き、負荷６に流すことのできる電流を増幅する。以
上のようにして制御信号ａが°“１′′のときに出力Ｃ
には電源電圧に応じた電圧が現れ、負荷抵抗６に電流全
流すことができる。５のダイオードはトランジスタ４が
オフする時間を短縮するだめのものである。

しかしながら上記のような構成では、制御信号ａが°°
１″のとき、トランジスタ３および４のベース・エミッ
タ間電圧ＶＢｇ５　、ＶＢＥ４のため、出力端Ｃの電位
ＶＣはｂ点の電位よりｖＢＥ３およびｖＢＥ４全減じた
ものになシ、その結果、トランジスタ４のエミッタ・コ
レクタ間の電圧は（ＷＢＥ３＋　ＶＢＥ４　）よシ下が
らない。したがって制御信号ａが１″′のときの出力端
Ｃの電位Ｖｃｔｊ： Ｖｃ＜Ｅ　（Ｖａｇ３＋ＶｎＥ４） となシ損失を生ずる。この損失の大部分はトランジスタ
４で消費され、負荷抵抗６の抵抗値が小さくなシ、トラ
ンジスタ４に流れる電流値が大きくなるとトランジスタ
４のコレクタ損失が犬となるという欠点？有していた。

発明の目的 不発明は上記従来の問題点を解消するもので、出力電圧
の降下を低減し、損失の少ないスイッチング回路を提供
することを目的とする。

発明の構成 本発明は、スイッチング素子と、このスイッチング素子
に接続された負荷回路と電流増幅素子と、前記負荷回路
に電圧全印加する手段と、この負荷回路に印加する電圧
に所定の電圧変化分を与える手段とを備えたスイッチン
グ回路であシ、スイッチング素子に接続された負荷回路
に印加する電圧に所定の電圧値を重畳することによシ、
トランジスタのコレクタ・エミッタ間電圧の減少を図９
、損失の少ないスイッチングを行なうことのできるもの
である。

実施例の説明 第２図は本発明の一実施例におけるスイッチング回路で
ある。第２図において、８は低圧・小電力のスイッチン
グ回路であシ、制御信号ａが°°１”のときにｖＬボル
トを出力する。９および１ｏはダイオードである。１１
はコンデンサ、１２は抵抗素子である。

以上のように構成された本実施例のスイッチング回路に
ついて以下その動作を説明する。

制御信号ａが°′０″の期間、低圧スイッチング回路８
はオフとなシ、コンデンサ１１はダイオード９および抵
抗１２を介して充電される。充電が完了するとｄ点の電
位は零である。制御信号ａが１”になると低圧スイッチ
ング回路８がオンとなシ、ｄ点の電位は０〔ボルト〕か
ら所定の電圧ｖＬ〔ボルト〕に変化する。これに伴って
ｅ点の電位はＥ〔ボルト〕からに＋ＶＬ（ボルト〕に変
化する。制御信号ａが“１”になるとスイッチング素子
１のゲートは°゛０”印加されるからスイッチング素子
１はオフとなりｂ点の電圧はｅ点の電圧。

すなわち、Ｘ＋ＶＬ（ボルト〕に近い電圧まで上昇する
。このとき出力端Ｃにはｂ点の電圧に＋ＶＬ（ボルト〕
よシ、トランジスタ３．およびトランジスタ４のベース
°エミッタ間電圧ＶＢＥｓ　、　ＶＢＥ４　ｋ減じた電
位が出力される。一方、トランジスタ３およびトランジ
スタ４のコレクタ電位ＵＥ（ボルト〕であるので前記低
圧スイッチング回路８の出力電圧ｖＬ調整して制御信号
ａが°１”のとき、トランジスタ４のコレクターエミッ
タ間電圧をほぼ零にすることができる。なお一般にｖＬ
は数ボルト以下の低電圧で所望の動作が可能である。

以上のように、本実施例によれば、スイッチング素子に
接続された負荷回路に印加する電圧に所定の電圧を重畳
する回路を設けることによって、損失の少ないスイッチ
ング回路を構成することができる。

発明の効果 不発明のスイッチング回路はスイッチング素子に接続さ
れた負荷回路への印加電圧に所定の電圧を重畳する回路
を設けることによシ、高効率のスイッチング回路が実現
できるものである。第２図のスイッチング素子１ｉｊ小
容量のものを用いることができ、高速度のスイッチング
性能のものを選ぶことが容易である。また電流増幅素子
であるトランジスタ３．および４にはＮＰＮ型のものを
用いることができ、高速度のスイッチング性能のものを
得ることが容易であり、高効率のスイッチングを高速に
行なうことができ、その実用効果は大きい。

【図面の簡単な説明】

第１図は従来のスイッチング回路の構成を示す回路図、
第２図は本発明の一実施例におけるスイッチング回路の
構成を示す回路図である。 １゛゛°゛スイツチング素子、２，６，１２°゛°°°
抵抗素子、３，４゛・・・・・トランジスタ、５，９．
１０・・・・・・ダイオード、７・・・・・・論理反転
素子、８・・・・・・低圧スイッチング回路、１１・・
・・・・コンデンサ、Ｅ・・・・・・電源。

Claims (1)

1. 【特許請求の範囲】 ０）電源と、スイッチング素子と、前記スイッチング素
   子に接続された電源供給素子と、前記スイッチング素子
   と前記電源供給素子との接続点に接続された電流増幅素
   子と、前記電源供給素子に電圧全印加する手段と、前記
   電源供給素子によって前記スイッチング素子に印加され
   る電圧を、前記スイッチング素子のオン、オフに同期し
   て変化させる手段とを備えたスイッチング回路。 （２）スイッチング素子に印加される電圧を、スイッチ
   ング素子のオン、オフに同期して変化させる手段として
   、前記電源に第１のダイオードのアノード側を接続し、
   前記第１のダイオードのカソード側にコンデンサの一端
   を接続し、前記コンデンサの他端と接地側に第１の抵抗
   素子を接続し、前記第１の抵抗素子と並列に第２０ダイ
   オードをアノード側を接地側にして接続し、前記第１の
   ダイオードのカソード側と前記スイッチング回路との間
   に第２の抵抗素子を接続し、前記スイッチング素子のオ
   ン、オフに同期して前記第２のダイオードのカソード側
   に所定の電圧を印加する手段を備えた特許請求の範囲第
   １項記載のスイッチング回路。