JPS60154078A - インクジエツト記録装置 - Google Patents
インクジエツト記録装置Info
- Publication number
- JPS60154078A JPS60154078A JP1014184A JP1014184A JPS60154078A JP S60154078 A JPS60154078 A JP S60154078A JP 1014184 A JP1014184 A JP 1014184A JP 1014184 A JP1014184 A JP 1014184A JP S60154078 A JPS60154078 A JP S60154078A
- Authority
- JP
- Japan
- Prior art keywords
- printing
- time
- circuit
- timer
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/17—Ink jet characterised by ink handling
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はインクジェット記録装置に係り、特にその印字
位置精度を向上できるインクジェット記録装置に関する
。
位置精度を向上できるインクジェット記録装置に関する
。
従来のインクジェット記録装置による印字工程の動作を
第１図および第２図により以下に説明する。第１図にお
いて中央演算処理装置（以下ＣＰＵと称する）１は続出
専用メモリ（以下ＲＯＭと称する）２および読み書き可
能メモリ（以下ＲＡＭと称する）３からプログラムおよ
びデータの読出しを実行するユニットである。該ＲＡＭ
３には予め設定された書出しタイマー設定値ｔ４ （第
２図参照）および複数群の情報の印字間隔設定値（以下
連続印字タイマー設定値と称する。第２図参照）ｔｓが
格納されている。被印字物検知器（以下センサと称する
）４が被印字物５の到来を検知すると出力信号Ｓを周辺
インターフェースアダプター（以下ＰｉＡと称す）６に
伝える。このＰｉＡ６は前記出力信号Ｓを受信すると前
記ＣＰＵＩに前記被印字物５の到来を報告して割込入力
する。このＣＰＵＩは前記Ｐ ｉ Ａ ６からの割込入
力を受信できる状態、すなわち他の割込入力の処理を行
なっていない場合には、タイマー回路７に該Ｐ ｉ Ａ
６を介して起動を指示し、前記書出しタイマー設定値
ｔ４まで計時を行わせる。
第１図および第２図により以下に説明する。第１図にお
いて中央演算処理装置（以下ＣＰＵと称する）１は続出
専用メモリ（以下ＲＯＭと称する）２および読み書き可
能メモリ（以下ＲＡＭと称する）３からプログラムおよ
びデータの読出しを実行するユニットである。該ＲＡＭ
３には予め設定された書出しタイマー設定値ｔ４ （第
２図参照）および複数群の情報の印字間隔設定値（以下
連続印字タイマー設定値と称する。第２図参照）ｔｓが
格納されている。被印字物検知器（以下センサと称する
）４が被印字物５の到来を検知すると出力信号Ｓを周辺
インターフェースアダプター（以下ＰｉＡと称す）６に
伝える。このＰｉＡ６は前記出力信号Ｓを受信すると前
記ＣＰＵＩに前記被印字物５の到来を報告して割込入力
する。このＣＰＵＩは前記Ｐ ｉ Ａ ６からの割込入
力を受信できる状態、すなわち他の割込入力の処理を行
なっていない場合には、タイマー回路７に該Ｐ ｉ Ａ
６を介して起動を指示し、前記書出しタイマー設定値
ｔ４まで計時を行わせる。
該タイマー回路７はその計時を完了すると印字開始指令
Ｉを前記Ｐ ｉ Ａ ６を介してＣＰＵＩに報告して割
込入力するが、前述と同様にこのＣＰＵＩが割込入力を
受信できる状態にあれば文字信号発生回路８に前記Ｐ
ｉ Ａ ６を介して起動を指示し、前記被印字物５に印
字を実行させる。しかし一般にＣＰＵ１は他からの割込
入力（第２図に示す斜線部分）による処理も行うため、
前記出力信号Ｓまたは前記印字開始指令ＩのＣＰＵ１へ
まの受信が遅れる場合がある。
Ｉを前記Ｐ ｉ Ａ ６を介してＣＰＵＩに報告して割
込入力するが、前述と同様にこのＣＰＵＩが割込入力を
受信できる状態にあれば文字信号発生回路８に前記Ｐ
ｉ Ａ ６を介して起動を指示し、前記被印字物５に印
字を実行させる。しかし一般にＣＰＵ１は他からの割込
入力（第２図に示す斜線部分）による処理も行うため、
前記出力信号Ｓまたは前記印字開始指令ＩのＣＰＵ１へ
まの受信が遅れる場合がある。
第２図は上述の印字工程を示すタイムチャートであり、
以下第２図により印字工程の動作を説明する。センサ４
が被印字物５の到来を検知し出力信号ＳがＯＮしたとき
、ＣＰＵＩが他からの割込入力による処理（斜線で示す
部分、）を行っている場合、出力信号Ｓは時間ｔ、だけ
ＣＰＵＩに受信されるのが遅れることになる。即ち他か
らの割込入力による処理をＣＰＵ１が実行完了するまで
待たされることになる。前記タイマー回路７は、前記出
力信号ＳがＣＰＵ１に受信されてから動作を開始するた
め、書出しタイマー設定値は児か目上、ＣＬＬ ＋【４
）となり、時間１．分だけ印字開始指令Ｉの発生が遅れ
ることになる。更に前記印字開始指令ＩがＰ ｉ Ａ
６を介してＣＰ Ｕ ］に報告しようとした時、ＣＰＵ
Ｉが他からの割込入力による処理を実行中の場合、時間
ｔ２だけ遅れて前記印字開始指令ＩがＣＰＵＩに受信さ
れることになり、実際の印字（第２図中の印字〔！〕）
は更に時間１Ｑだけ遅れて行われることになる。従って
センサ４が出力信号Ｓを出力してから印字（＋）が実行
されるまでに要する時間は（ｔ、＋’ｔ２＋１４）とな
る。ここでｔ４は第２図に示す如く予め設定される書出
しタイマー設定値であるから、所定の印字（第２図中の
印字〔■〕）より時間（ｔｌ＋ｔＲ）だけ遅れることに
なり、印字位置がずれることになる。
以下第２図により印字工程の動作を説明する。センサ４
が被印字物５の到来を検知し出力信号ＳがＯＮしたとき
、ＣＰＵＩが他からの割込入力による処理（斜線で示す
部分、）を行っている場合、出力信号Ｓは時間ｔ、だけ
ＣＰＵＩに受信されるのが遅れることになる。即ち他か
らの割込入力による処理をＣＰＵ１が実行完了するまで
待たされることになる。前記タイマー回路７は、前記出
力信号ＳがＣＰＵ１に受信されてから動作を開始するた
め、書出しタイマー設定値は児か目上、ＣＬＬ ＋【４
）となり、時間１．分だけ印字開始指令Ｉの発生が遅れ
ることになる。更に前記印字開始指令ＩがＰ ｉ Ａ
６を介してＣＰ Ｕ ］に報告しようとした時、ＣＰＵ
Ｉが他からの割込入力による処理を実行中の場合、時間
ｔ２だけ遅れて前記印字開始指令ＩがＣＰＵＩに受信さ
れることになり、実際の印字（第２図中の印字〔！〕）
は更に時間１Ｑだけ遅れて行われることになる。従って
センサ４が出力信号Ｓを出力してから印字（＋）が実行
されるまでに要する時間は（ｔ、＋’ｔ２＋１４）とな
る。ここでｔ４は第２図に示す如く予め設定される書出
しタイマー設定値であるから、所定の印字（第２図中の
印字〔■〕）より時間（ｔｌ＋ｔＲ）だけ遅れることに
なり、印字位置がずれることになる。
またセンサ４の出力信号ＳがＯＮの期間中に、次の印字
を実施する場合、即ち同一被印字物上に複数群の印字を
行う場合もしくは異なる被印字物であるが、センサ４が
異なる被印字物である事を検出できない場合（例えば、
第２図中に示すように、被印字物５が近接して到来した
場合）、ＲＡＭ３に予め設定された連続印字タイマー設
定値ｔ５をＣＰＵＩがＰ ｉ Ａ ６を介してタイマー
回路７にセットし、該タイマー回路７が前記連続印字タ
イマー設定値ｔ１５まで計時を完了した時、前述と同様
に印字開始指令ＩをＰ ｉ Ａ ６を介してＣＰＵ Ｉ
に報告することにより次の印字を実行するものである。
を実施する場合、即ち同一被印字物上に複数群の印字を
行う場合もしくは異なる被印字物であるが、センサ４が
異なる被印字物である事を検出できない場合（例えば、
第２図中に示すように、被印字物５が近接して到来した
場合）、ＲＡＭ３に予め設定された連続印字タイマー設
定値ｔ５をＣＰＵＩがＰ ｉ Ａ ６を介してタイマー
回路７にセットし、該タイマー回路７が前記連続印字タ
イマー設定値ｔ１５まで計時を完了した時、前述と同様
に印字開始指令ＩをＰ ｉ Ａ ６を介してＣＰＵ Ｉ
に報告することにより次の印字を実行するものである。
ここで前記タイマー回路７の起動は、前記印字開始指令
■がＣＰｔＪｌに受信された時１行われるもので、この
場合も前述と同様にＣＰ Ｕ １が他からの割込入力に
よる処理を実行中の場合は、第２図に示す如く１時間１
Ｂだけ前記印字開始指令ＩがＣＰＵＩに受信されるのが
遅れることになる。従って、実際の印字（印字〔ｌ〕）
は所定の印字（印字〔■〕）よりも合計（ｔ１＋１２＋
ｔ：ｌ）だけ遅れて開始されることになり、連続印字の
回数が多くなる程、実際の印字の開始の遅れが累積され
ることになる。
■がＣＰｔＪｌに受信された時１行われるもので、この
場合も前述と同様にＣＰ Ｕ １が他からの割込入力に
よる処理を実行中の場合は、第２図に示す如く１時間１
Ｂだけ前記印字開始指令ＩがＣＰＵＩに受信されるのが
遅れることになる。従って、実際の印字（印字〔ｌ〕）
は所定の印字（印字〔■〕）よりも合計（ｔ１＋１２＋
ｔ：ｌ）だけ遅れて開始されることになり、連続印字の
回数が多くなる程、実際の印字の開始の遅れが累積され
ることになる。
上述のように従来のインクジェット記録装置では、連続
印字を行う場合にセンサ４からの出力信号Ｓおよび印字
開始指令ＩのＣＰ ＴＪ １への受信遅れ分が累積され
、印字位置精度が低下するという問題があった。
印字を行う場合にセンサ４からの出力信号Ｓおよび印字
開始指令ＩのＣＰ ＴＪ １への受信遅れ分が累積され
、印字位置精度が低下するという問題があった。
本発明は上述の点に鑑みてなされたもので、その目的と
するところは、印字位置精度の低下を抑制することがで
きるインフジエラ１〜記録装置を提供するにある。
するところは、印字位置精度の低下を抑制することがで
きるインフジエラ１〜記録装置を提供するにある。
本発明は被印字物の到来を検知するセンサの出力信号が
ＣＰＵに受信されるまでの時間の遅れ分を、Ｈ１測回路
を設けて計測して畳出しタイマー設定値に補正を加え、
また第２回目以降の連続印字に対しても前回の印字開始
指令■がＣＰＵに受信されるまでの時間の遅れ分だけを
、同様に８４測回路によって連続印字タイマー設定値に
対して補正を加えることによって、印字開始指令のＣＰ
Ｕへの受信遅れが累積されないようにすることによっ
て所期の目的を達成するようになしたものである。
ＣＰＵに受信されるまでの時間の遅れ分を、Ｈ１測回路
を設けて計測して畳出しタイマー設定値に補正を加え、
また第２回目以降の連続印字に対しても前回の印字開始
指令■がＣＰＵに受信されるまでの時間の遅れ分だけを
、同様に８４測回路によって連続印字タイマー設定値に
対して補正を加えることによって、印字開始指令のＣＰ
Ｕへの受信遅れが累積されないようにすることによっ
て所期の目的を達成するようになしたものである。
以下本発明に係る・ｒンクジエツ１−記録装置の一実施
例を１面を参照して説明する。
例を１面を参照して説明する。
第３図および第４図に本発明の一実施例を示す。
該図において第１図および第２図と同一部分は同じ番号
および記号にて示しである。第３図においＣセンサ４が
被印字物５の到来を検知すると、その出力信号ＳをＰ
ｉＡ６に伝えるとともに、新たに設けた計８ＩＩＪ回路
９にも伝え、ＣＰ ｔＪ １が前記出力信号ＳをＰｉＡ
６を介して該計測回路９に伝えるまでの時間１＋ （第
４図参照）を計測する。前記出力信号ＳがＣＰ Ｕ １
に受信されると、従来の装置の場合と同様にＣ：ＰＵｌ
はＰ ｉ Ａ ６を介してタイマー回路７に起動を指令
し、このタイマー回路７は第４図に示す予め設定された
書出し設定値ｔ４までの計時を開始する。ＣＰ Ｕ １
は前記タイマ二回路７に起動を指示すると、前記計測回
路９の計測値ツ゛なわち受信遅れ時間１．をＰ ｉΔら
を介してＲＡ Ｍ ３に格納し、Ｔ−め格納されている
書出しタイマー設定値ｔ４からこの時間ｔ、を差し・引
いた時間（Ｌ４−１ｌ）を演算し、この時間（Ｔ４ ｉ
ｔ）を第１１図に爪側ように書出しタイマー設定値とし
て、Ｐ ｉへ〇位介してタイマー回路７に再設定する。
および記号にて示しである。第３図においＣセンサ４が
被印字物５の到来を検知すると、その出力信号ＳをＰ
ｉＡ６に伝えるとともに、新たに設けた計８ＩＩＪ回路
９にも伝え、ＣＰ ｔＪ １が前記出力信号ＳをＰｉＡ
６を介して該計測回路９に伝えるまでの時間１＋ （第
４図参照）を計測する。前記出力信号ＳがＣＰ Ｕ １
に受信されると、従来の装置の場合と同様にＣ：ＰＵｌ
はＰ ｉ Ａ ６を介してタイマー回路７に起動を指令
し、このタイマー回路７は第４図に示す予め設定された
書出し設定値ｔ４までの計時を開始する。ＣＰ Ｕ １
は前記タイマ二回路７に起動を指示すると、前記計測回
路９の計測値ツ゛なわち受信遅れ時間１．をＰ ｉΔら
を介してＲＡ Ｍ ３に格納し、Ｔ−め格納されている
書出しタイマー設定値ｔ４からこの時間ｔ、を差し・引
いた時間（Ｌ４−１ｌ）を演算し、この時間（Ｔ４ ｉ
ｔ）を第１１図に爪側ように書出しタイマー設定値とし
て、Ｐ ｉへ〇位介してタイマー回路７に再設定する。
このようにしてセンサ４の出力信’Ｌｆ ＳがＣＰＵＩ
に受信されるまでの時間遅れを補正する。
に受信されるまでの時間遅れを補正する。
次に前記タイマー回路５は前述の補正後の書出しタイマ
ー設定値（１＋ １＋）まで計時を完アすると、その出
力信号である印字開始指令■をＰｉＡ６を介してＣＰｔ
Ｔ１に伝えると共しこ前記ａ゛１測回路９にも伝える。
ー設定値（１＋ １＋）まで計時を完アすると、その出
力信号である印字開始指令■をＰｉＡ６を介してＣＰｔ
Ｔ１に伝えると共しこ前記ａ゛１測回路９にも伝える。
該計測回路９は前記印字開始指令Ｉを１−リガとして該
印字開始指令■がＣＰＵＩにＰ ｉ Ａ ６を介して受
信されるまでの時間ｔｑ （第４図に示す）詮計測する
。前記印字開始指令ＩがＰ ｉ Ａ ６を介してＣＰ
’Ｕ １に受信されると第１回目の印字が実行されると
共にタイマー回路７は第２回目以降（連続印字の場合）
の印字に備え、ＣＰＵ１からの指示で予め設定された連
続印字タイマー設定値ｔｓ （第４図に示す）までの計
時を開始する。ＣＰＵ１は前記タイマー回路７に起動を
指示後、前記計測回路９の計測値即ち時間ｔｚ （第４
図に示す）をＰｉＡ６を介してＲＡＭ３に・格納し、予
め格納されている連続印字タイマー設定値ｔ＋３から前
記時間ｔ２を差し引し）た時間（Ｔ５ ｔＱ）を演算し
、該時ｌ′ＩＩＩＩ（Ｔ５−Ｔ２）を連続印字タイマー
設定値としてＰｉＡ６を介して、タイマー回路７に再設
定する。これによりタイマー回路７からの印字開始指令
■がＣＰＵＩに受信されるまでの時間遅れを補正する事
ができる。第４図に示す時間ｔ３に関しても上記と全く
同一方法で補正値として用いる。これにより第４図に示
す如く、実際の印字（印字〔Ｉ〕）と所定の印字（印字
〔ｎ〕）のずれは時間１；２゜Ｔ３のみとなり、従来装
装置での問題点であった実際の印字（印字〔■〕）の遅
れが累積される点を克服できるものである。
印字開始指令■がＣＰＵＩにＰ ｉ Ａ ６を介して受
信されるまでの時間ｔｑ （第４図に示す）詮計測する
。前記印字開始指令ＩがＰ ｉ Ａ ６を介してＣＰ
’Ｕ １に受信されると第１回目の印字が実行されると
共にタイマー回路７は第２回目以降（連続印字の場合）
の印字に備え、ＣＰＵ１からの指示で予め設定された連
続印字タイマー設定値ｔｓ （第４図に示す）までの計
時を開始する。ＣＰＵ１は前記タイマー回路７に起動を
指示後、前記計測回路９の計測値即ち時間ｔｚ （第４
図に示す）をＰｉＡ６を介してＲＡＭ３に・格納し、予
め格納されている連続印字タイマー設定値ｔ＋３から前
記時間ｔ２を差し引し）た時間（Ｔ５ ｔＱ）を演算し
、該時ｌ′ＩＩＩＩ（Ｔ５−Ｔ２）を連続印字タイマー
設定値としてＰｉＡ６を介して、タイマー回路７に再設
定する。これによりタイマー回路７からの印字開始指令
■がＣＰＵＩに受信されるまでの時間遅れを補正する事
ができる。第４図に示す時間ｔ３に関しても上記と全く
同一方法で補正値として用いる。これにより第４図に示
す如く、実際の印字（印字〔Ｉ〕）と所定の印字（印字
〔ｎ〕）のずれは時間１；２゜Ｔ３のみとなり、従来装
装置での問題点であった実際の印字（印字〔■〕）の遅
れが累積される点を克服できるものである。
上記のように本発明によれば、センサにより被印字物の
到来を検知したときから、この出力信号がＣＰ Ｕに受
信されるまでの時間遅れおよび第２回目以降の印字の時
間遅れに対し、この遅れた時間を計測する計測回路を設
けることにより補正するようにしたものであるから、印
字位置精度の低下を抑制することができ、特に連続印字
時の印字遅れの累積をなくすることができるので、その
効果は大である。
到来を検知したときから、この出力信号がＣＰ Ｕに受
信されるまでの時間遅れおよび第２回目以降の印字の時
間遅れに対し、この遅れた時間を計測する計測回路を設
けることにより補正するようにしたものであるから、印
字位置精度の低下を抑制することができ、特に連続印字
時の印字遅れの累積をなくすることができるので、その
効果は大である。
第１図は従来のインクジゴツト記録装置の印字工程を示
すブロック図、第２図はその動作を示すタイ１１チヤー
ト、第３図は本発明に係るインクジゴツト記録装置の一
実施例の印字工程を示すブロック図、第４図はその動作
を示すタイムチャートである。
すブロック図、第２図はその動作を示すタイ１１チヤー
ト、第３図は本発明に係るインクジゴツト記録装置の一
実施例の印字工程を示すブロック図、第４図はその動作
を示すタイムチャートである。
Claims (1)
- １、印字ヘッドと、この印字ヘッドに対し相対的に移動
する被印字物の到来を検知する検知器と、この検知器か
らの検知信号により情報を前記被印字物に印字する時間
を調整するタイマー回路と、これらを制御する演算処理
装置を設けてなるインクジェット記録装置において、前
記検知器の被印字物到来検知時からこの検知信号を前記
演算処理装置が受信するまでの時間と、前記タイマー回
路、の引時完了時からこの計時完了信号を前記演算処理
装置が受信するまでの時間とをそれぞれ計測する計測回
路と、これらの計測された時間により前記タイマー回路
に予め設定された印字位置決定と印字間隔決定のための
設定時間を補正する手段とを設けたことを特徴とするイ
ンクジェット記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1014184A JPS60154078A (ja) | 1984-01-25 | 1984-01-25 | インクジエツト記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1014184A JPS60154078A (ja) | 1984-01-25 | 1984-01-25 | インクジエツト記録装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60154078A true JPS60154078A (ja) | 1985-08-13 |
Family
ID=11742001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1014184A Pending JPS60154078A (ja) | 1984-01-25 | 1984-01-25 | インクジエツト記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60154078A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6413330U (ja) * | 1987-07-14 | 1989-01-24 | ||
| JP2009005752A (ja) * | 2007-06-26 | 2009-01-15 | Panasonic Electric Works Co Ltd | 宅配ボックス |
| JP2009005756A (ja) * | 2007-06-26 | 2009-01-15 | Panasonic Electric Works Co Ltd | 宅配ボックス |
-
1984
- 1984-01-25 JP JP1014184A patent/JPS60154078A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6413330U (ja) * | 1987-07-14 | 1989-01-24 | ||
| JP2009005752A (ja) * | 2007-06-26 | 2009-01-15 | Panasonic Electric Works Co Ltd | 宅配ボックス |
| JP2009005756A (ja) * | 2007-06-26 | 2009-01-15 | Panasonic Electric Works Co Ltd | 宅配ボックス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60154078A (ja) | インクジエツト記録装置 | |
| US4833397A (en) | Tester for verification of pulse widths in a digital system | |
| JPH0546920Y2 (ja) | ||
| JP3588235B2 (ja) | 半導体試験装置 | |
| JPS62282956A (ja) | 熱記録装置の熱制御装置 | |
| JPS615951A (ja) | インクジエツト記録装置 | |
| JPS5482130A (en) | Print position correcting circuit | |
| JP3612804B2 (ja) | 記録装置 | |
| JPS5848162A (ja) | 端末の応答時間測定方式 | |
| JPH0658386B2 (ja) | カウンタ装置 | |
| JP2005169641A (ja) | 画像形成装置およびその制御方法 | |
| JPS6032674A (ja) | インクジエツト記録装置 | |
| JPS5882780A (ja) | プリンタの記録紙有無検出装置 | |
| JP2598254B2 (ja) | 自動見当調整装置の基準値設定方法 | |
| JPH0752384B2 (ja) | プリンタ装置 | |
| JPS6072743A (ja) | インクジエツト記録装置 | |
| JP2911214B2 (ja) | 印字制御装置 | |
| JP2552451B2 (ja) | 自動見当調整装置の誤差補正方法 | |
| JP2929698B2 (ja) | マイクロコンピュータ | |
| JPS593539A (ja) | ライトペンの位置入力補正方式 | |
| JPS593540A (ja) | ライトペンの位置入力補正方式 | |
| JPH0558396B2 (ja) | ||
| JP2685613B2 (ja) | 印字装置の制御方法 | |
| JPH0229457Y2 (ja) | ||
| JPH0211088B2 (ja) |