JPS60158231U - 中央処理装置のリセツト回路 - Google Patents

中央処理装置のリセツト回路

Info

Publication number
JPS60158231U
JPS60158231U JP4245684U JP4245684U JPS60158231U JP S60158231 U JPS60158231 U JP S60158231U JP 4245684 U JP4245684 U JP 4245684U JP 4245684 U JP4245684 U JP 4245684U JP S60158231 U JPS60158231 U JP S60158231U
Authority
JP
Japan
Prior art keywords
processing unit
central processing
power
memory
reset circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4245684U
Other languages
English (en)
Inventor
鳥居　孝之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP4245684U priority Critical patent/JPS60158231U/ja
Publication of JPS60158231U publication Critical patent/JPS60158231U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Retry When Errors Occur (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は先行技術の中央処理装置のリセット回路の原理
を説明するための電気回路図、第２図は先行技術の中央
処理装置のリセット回路のブロック図、第３図は電源同
期信号発生回路２４の動作を説明するための波形図、第
４′図は本考案の原理を説明するためのブロック図、第
５図は本考案の一実施例のブロック図、第６図は第５図
に示す実施例のチェックビットの作成を説明するための
フローチャートである。 １・・・中央処理装置、２３・・・電源リセット回路、
２４・・・電源同期信号発生回路、３０・・・メインメ
モリ、１１〜１３・・・ライン。

Claims (1)

    【実用新案登録請求の範囲】
  1. 一　交流電源の半サイクルの整数倍毎にパルスを発生す
    る電源同期信号発生回路と、予め処理動作に必要なプロ
    グラムをストアするメモリと、処理動作を行なう中央処
    理装置と、電源投入時中央処理装置をリセット動作させ
    る電源リセット回路とを含み、中央処理装置のマスク不
    可割込端子に電源同期信号発生回路の出力パルスを与え
    、中央処理装置はその出力パルスに基づいてメモリに予
    めストアされた割込処理プログラムを実行し、中央処理
    装置の動作チェックを行なうチェックビットをメモリ内
    において定期的に書き換え、そのチェックビットが異常
    であるとき中央処理装置をリセット動作させることを特
    徴とする中央処理装置のリセット回路。
JP4245684U 1984-03-24 1984-03-24 中央処理装置のリセツト回路 Pending JPS60158231U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4245684U JPS60158231U (ja) 1984-03-24 1984-03-24 中央処理装置のリセツト回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4245684U JPS60158231U (ja) 1984-03-24 1984-03-24 中央処理装置のリセツト回路

Publications (1)

Publication Number Publication Date
JPS60158231U true JPS60158231U (ja) 1985-10-21

Family

ID=30553228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4245684U Pending JPS60158231U (ja) 1984-03-24 1984-03-24 中央処理装置のリセツト回路

Country Status (1)

Country Link
JP (1) JPS60158231U (ja)

Similar Documents

Publication Publication Date Title
JPS59192740U (ja) コンピユ−タ装置
JPS58171537U (ja) 電子機器
JPS60158231U (ja) 中央処理装置のリセツト回路
JPS61622U (ja) 電源制御回路
JPS6082301U (ja) プロセス出力装置
JPS60166006U (ja) プログラマブルコントロ−ラ
JPS6125626U (ja) Ｃｐｕのリセツト回路
JPS6095649U (ja) Ｃｐｕ障害検出回路
JPS5939499U (ja) 主記憶装置のエラ−ビツト表示回路
JPS61196325U (ja)
JPS58147041U (ja) 生産設備等の安全装置
JPS5925842U (ja) 時定数リセツト回路
JPS59130300U (ja) 半導体メモリのデ−タ内容保護装置
JPS61143334U (ja)
JPS58174733U (ja) プロセス入出力制御方式
JPS59130131U (ja) マイクロコンピユ−タのリセツト回路
JPS5984642U (ja) 半導体メモリのデ−タ内容保護回路
JPS59152827U (ja) パルス発生回路
JPS58101266U (ja) デジタル電子制御装置
JPS59118041U (ja) 計算機
JPS5839647U (ja) 割込み発生回路
JPS58164024U (ja) リセツト回路
JPS6062101U (ja) シ−ケンス制御回路
JPS6061662U (ja) 最大需要電力計
JPS59164334U (ja) パルス発生装置