JPS59164334U - パルス発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図はこの考案の一実施例によるパルス発生器の回路
図、第２図及び第３図はこの考案のパルス発生器から得
られるパルス列の波形図である。 １ａ〜１ｈ−カウンタ、２ａ、　　２ｂ−・・メーＥ−
リ、３ａ、３ｂ・・・コントロールロジック、４・・・
発振器、６・・・フリップフロップ、７・・・バッファ
、８・・・マイクロプロセッサ。なお図中、同一符号は
同一、又は相当部分を示す。

Claims (1)

【実用新案登録請求の範囲】
1. 発生すべきパルス列のローレベル部分を指定するデータ
   を記憶した第１メモリと、上記パルス列のハイレベル部
   分を指定するデータを記憶した第２メモリと、上記第１
   メモリから読み出されたデータをプリセットした後、キ
   ャリを発生するまでクロックをカウントする第１カウン
   タと、上記第２メモリから読み出されたデータをプリセ
   ットした後、キャリを発生するまでクロックをカウント
   する第２カウンタと、上記第１及び第２カウンタのキャ
   リによりセット及びリセットされて上記パルス列を出力
   するフリップフロップと、上記フリップフロップの出力
   により上記第１及び第２カウンタへのクロックの供給を
   制御するゲート回路と、上記第１及び第２のカウンタの
   キャリによりそれぞれ上記第１及び第２のメモリへ上記
   データに読（他のデータを読み出すためのアドレス及び
   読み出し信号を供給する第１及び第２コントロールロジ
   ツクとを備えたパルス発生装置。