JPS60158704A - デジタルｆｍ検波装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、第１のサンプリング信号によってデジタル
化されたＦＭ信号のためのデジタルＦＭ検波装置に関す
るものである。

［発明の技術的背景］ 従来より知られている通常のアナログＦＭ検波方法の一
つにおいてはバンドパスフィルタによりアナログＦＭ信
号をろはし、アナログゼロ交差点検出器によってゼロ交
差の瞬間を決定し、正方向に向かうおよび／または負方
向に向かうゼロ交差ガーし、そのマルチバイブレータが
一定振幅一時間区域のパルスを生成し、これらのパルス
を積分器またはローパスフィルタによって合算してその
出力から復調された信号を得ている。

［発明の概要］ この発明の一般的目的は、アナログＦＭ検波装置におい
て一般に使用されている上記の原理をデジタルＦＭ検波
に適用すること、すなわちすでにデジタル化され、必要
に応じてはデジタル的にｆのバンド幅を制限されたＦＭ
信号をデジタルＦＭ検波装置の出力において復調された
信号がデジタル形態で得られるように処理することであ
る。

この発明の効果の一つは前記の問題を解決できることで
ある。この発明の別の効果はデジタル的なサブ回路のみ
によって装置を構成することができ、したがって絶縁ゲ
ート電界効果トランジスタ回路技術（ＭＯ８技術）を使
用して集積するのに特に適していることである。この発
明のさらに別の効果は添附図面を参照にした以下の説明
によつ［発明の実施例］ 以下添附図面を参照に説明する。まず第１図のブロック
図において一番左の段にアナログＦＭ信号ＦＭおよび第
１のサンプリング信号ａ１が供給され、アナログＦＭ信
号は適当な設計の段におり−てサンプリングされ、この
段の出力においてデジタル化されたＦＭ信号ｆｍとして
利用される。最も簡単な場合には、そのような段はアナ
ログ−デジタル変換器であるが、それはまたすでにアナ
ログｂ＼らデジタル形態に変換されたＦＭ信号をろ【ま
する所望の特性を有するデジタルフィルタであってもよ
い。この発明において重要なことはデジタルワードされ
たＦＭ信号ｆＩｌｌがデジタルＦＭ検波装置に対する入
力信号であり、このＦＭ信号が周波数ｆ１の第１のサン
プリング信号ａ１によってデジタル化されたものである
こと、すなわちＦＭ信号ｆｍの個々のデジタルワードが
サンプリング速度で時間的に連続して続くことである。

デジタル化されたＦＭ信号ｆａ＋はサンプリングおよび
保持回路ａｈに供給され、その出力は第１０サンプリン
グ段ｄ１に接続され、その第１のサンプリング段ｄ１は
第２のサンプリング信＠ａ２によってクロックされ、そ
の信号の周波数ｆ２は第１のサンプリング信号ａ１の周
波数ｆ１の整数倍、すなわちｆ２−ｎｆｌである。第１
のサンプリング信号ａ１の１周期中サンプリングおよび
保持回路ａｈの出力信号のｎ個のサンプルはしたがって
第１のサンプリング段ｄ１によって生成され、それ故Ｆ
Ｍ信号ｆ＋ａの各データワードはｎデータワードに変化
される。

第１のサンプリング段ｄ１の出力はデジタル挿間フィル
タｔ１の入力に結合され、その挿間フィルりｔｌは第２
のサンプリング信号ａ２によってクロックされる。この
フィルタの動作は第２図乃至第４図を参照−以下説明す
る。デジタル挿間フィルタｔｉの出力は第２のサンプリ
ング段ｄ２の入力に接続され、その第２のサンプリング
段ｄ２はまた第２のサンプリング信号ａ２によってクロ
ックされている。

２のサンプリング段ｄ２の出力は正方向にゼロを横切る
第１のゼロ交差点検出器ｎ１の入力に接続されると共に
負方向にゼロを横切る第２のゼロ交差点′検出器ｎ２の
入力に接続される。２個のゼロ交差検出器ｎ１および０
２の出力はそれぞれ第１および第２のグループ遅延制御
された単安定バイブレータｌ１ｌｖ１および［ＩＩＶ２
の入力に接続されている。これらの段の動作について以
下第５図および第６図を参照に説明する。

第１および第２の単安定バイブレータ１ｌｌＶ１および
ｍｖ２の各出力は第１の加算器ａｄｌの入力に接続され
、その追加の入力には平均値補償信号−１Ｉｌｋが与え
られる。第１の加算器ａｄｌの出力は第３のサンプリン
グ段ｄ３の入力に結合され、そのサンプリング段ｄ３は
第２のサンプリング信号ａ２によってクロックされ、そ
の出力はデジタル変換フィルタｋｆの入力に接続されて
いる。このデジタル変換フィルりｋｆは第１、第２、第
３のサンプリング信号ａ１゜ａ２．　ａ３によってクロ
ックされ、第３のサンプリング信号ａ３の周波数ｆ３は
第２のサンプリング信号ａ２の周波数ｆ２の整数分の１
、すなわちｆ２−１１ｆ３である。デジタル変換フィル
タｋｆは復調されたデジタルＦＭ信号ｆｔｐ−を出力す
る。

この発明の特別の実施例においては挿間フィルタ１＋お
よび変換フィルタｋｆは線形デジタルフィルタである。

この特別の実施例に対して第２図乃至第４図に示す曲線
を使用して説明する。判り易くするために実際にはこれ
らの図面に関係する信号は全てデジタル信号であるけれ
どもこれらの図ではアナログで表示されている。また曲
線の特定の部分を示すためにダッシュ′を付した参照符
号が用いられている。第２図のａは１−でアナログＦＭ
信号Ｆｌｙｌｆｍの破線の波形を、また２′で上述した
ようなアナログＦＭ信号ｆＩＩｌから導出されたデジタ
ル信＠ｆＩＩｌを示している。これらのデジタル信号の
間隔は第１のサンプリング信号ａ１の周波数ｆ１の周期
に等しい。

第２図のｂはサンプリングおよび保持回路ａｈの出力に
おける波形を３′で示す。ＦＭ信号ｆｍのそれぞれのデ
ジタルワードは第１のサンプリング信号ａ１の１周期に
わたって一定に保持されていることが判る。第２図のａ
のＦＭ信号ｆＩｌｌのディスクリートな時間サンプルす
なわちデジタルワードはしたがって第２図のｂに示され
た階段状形態に変化している。

線形挿間フィルタｔｉによって線形挿間が第２図のａの
２個の連続するワード間で行われ、それによって第２図
のＣに示すカーブが得られる。しかしながらこの挿間に
先立って第２図のｂに示す階段状のカーブがｎ倍の高い
周波数の第２のサンプリング信号ａ２によって第１のサ
ンプリング段ｄ１においてサンプリングされ、それらの
サンプリング値は第２図のＣに１１′で示されている。

４′の仲間カーフ５′は正方向に向うゼロ交差点は５′
および負方向に向うゼロ交差点は６′を有している、こ
れらのゼロ交差点は第１および第２のグループ遅延１１
１１１１された単安定バイブレータｉｖｉおよびｍｖ２
をそれぞれトリガーする。

第３図は線形挿間フィルタの動作を拡大して示している
。図のａにおいてサンプルａ、ｂは正のゼロ交差点の前
および後にあり、サンプルｃ、ｄは負のゼロ交差点の前
および後にある。これらのサンプルは第２図のａの２′
で示したサンプルに対応する。すなわちそれらのサンプ
リング速度は第１のサンプリング信号の周波数ｆ１に等
しい。アナログＦＭ信号の破線の波形は１２′で示され
、一方実線のカーブ１３′は第２図のＣのようなすでに
線形挿間されたカーブである。

第３図のｂは、第２図のＣの１１′で示されたサンプル
が第３図のａの２個のゼロ交差点の左右に位置する状態
を拡大した時間スケールで示している。第２図のＣのｎ
個のサンプルは第３図のａのサンプルａとｂおよびサン
プルＣとｄの間にある。

ゼロ交差点はそれぞれサンプルｘＯと×１およびｘｌと
×３の間にある。

第３図のＣにはゼロ交差点の正確な位置がさらに拡大し
た時間スケールにおいて１４′および１５−に示されて
いる。

これから第４図で与えられる幾何学的関係が導き出され
る。サンプルｘＯ，ｘｌおよびｘｌ、一般的に言えばＸ
およびＸ−が発生する第２のサンプリング信号ａ２の２
個の連続するＩＩ門ｎｔおよび（ｎ　＋１　）ｔに対し
て次の関係が保持される。すなわちＷ　／ｌ　＝ｘ　−
／　（ｘ　−−ｘ　）ここでＷは実際のゼロ交差点と１
９間（ｎ　＋１　ｔとの間の時間スケールによる距離で
ある。

第６図はグループ遅延制御された単安定マルチバイブレ
ータａ＋１．　ｍ２のに出力パルスの数および振幅を略
図的に示したものである。それらは第２のサンプリング
信号ａ２の繰返し速度で出力される。

ｋの最大の可能な値は周波数ｆ２とアナログＦＭ信号Ｆ
　Ｍ１７）！＆高の可能な周波数の比に等しい。等距離
、等振幅のパルス１ないしに−２はパルス０およびに−
１によって枠に入れられており、これらのパルス０およ
びに−１の振幅はそれぞれＷ／ｌおよび１−Ｗ／ｌに等
しい。これら２個の重みを付けられたパルスによって２
個の単安定マルチバイブレータｍｖ１．　ｍｖ２の出力
パルスの区域の中央はゼロ交差点に応じて連続的に時間
的にシフトされる。第５図には正に向かうゼロ交差点の
３つの場合ｅ、ｆ、ｇと負に向かうゼロ交差点の３つの
場合り、ｊ、ｌが示されている。第５図の右側に示され
た６個のパルス区域はゼロ交差点ｅ−１に割当てられて
いる。ゼロ交差点ｆ、ｊは最大振幅の半分のパルスが単
安定マルチバイブレータの各出力パルスの最初および終
わりに生じることを示している。すなわちこれらの区域
は対称形を有しており、それ故それらの中心はパルス区
域の中間に縦の長い線で示した位置にある。それは偏差
ｄＱに対するゼロ基準線と見なすことができる。それ故
ゼロ交差点ｆ、ｊに対してはｄｌｌＩはゼロである。

反対に、ゼーロ交差点ｅは大きな最初のｗ　／ｌ　Ｊ＆
と対応した小さい最終値を有するパルス区域を生じさせ
、したがって区域の中央に−ｄｇの対応する偏差すなわ
ち負のシフトを生じさせる。同様にゼロ交差点１１は区
域の中央に負のシフトを生じさせる。

ゼロ交差点り、１は低ＡＩＸ最初のＷ／を値と対応した
高い最終値を有し、したがって区域の中央は正しい方向
にシフトされる。すなわち偏差は＋ｄ（１である。Ｗ／
ｌによって変形されたグループ遅延制御された単安定マ
ルチバイブレータｍｖｉ　、■ｖ２の出力パルスによっ
て、ディスクリートな時間のサンプリングによるため正
確に位置が定められていないゼロ交差点はいわばこのよ
うにして決定される。したがって数個のサンプリング動
作に基づいたデジタル原理の適用にも拘らず、復調され
たＦＭ信号は実際上サンプリングエラーを生じない。

第２図のｄにおいて２個の単安定マルチバイブレータＩ
ＩＶＩ　、　ＩＩＶ２の出力パルスのエンベロープは１
′として示されている。正方向に向かうゼロ交差点に割
当てられたパルスは実線で示され、負方向に向かうゼロ
交差点に割当てられたパルスは破線で示されている。こ
れらのパルスおよびマイナスの符号を持って加算に入力
される平均値補償信号ｍｋから、第１の加算器ａｄｌは
第２図ｅに示すようなりＣ補償された出力信号を形成す
る。矢印８−はサンプルが周波数ｆ２に等しいサンプリ
ング速度でパルス区域内に生じることを示している。

信号−にはキャリア周波数とアナログＦＭ信号ＦＭの可
能な最高の周波数の比と同一である。

第１の加算器ａｄ１の出力信号は第２のサンプリング信
号の周波数ｆ２で第３のサンプリング段ｄ３においてサ
ンプリングされ、その後第２図のｆで矢印９′で示され
るように変換フィルタｋｆによって帯域を制限される。

その後サンプリング速度は係数−によって減少される。

これは変換フィルタｋｆ中において周波数ｆ２の整数ｍ
分の１の周波数ｆ３の第３のサンプリング信号ａ３によ
って行われる。そのようなサンプルは第２図ｆに１６−
として示されている。

第７図は線形挿間フィルタｔｉの１実施例の回路図を示
す。このフィルタは第２の加算器ａｄ２を備え、その入
力の一つは第１のサンプリング段ｄ１の出力信号を与え
られ、他方の入力には遅延素子ｖ２を介してこの加算器
ａｄ２の出力信号が供給される。

この遅延素子ｖ２は周波数ｆ２の逆数に等しい時間遅延
を生成する。第２の加算器ａｄ２の出力信号はまた減算
器Ｓ１の被減数入力に供給され、またｎ個の遅延素子ｖ
２の縦続接続を通ってこの減算器ｓ１の減数入力に供給
される。このデジタルフィルタは次のような伝達関数を
有する。

Ｔ（ｚ）＝（１−ｚ　）／（１−ｚ４＞ここでｌはディ
スクリートな時間変数である。

第８図はゼロ交差点検出器ｎ１．　ｎ２およびデジタル
単安定マルチバイブレータｍｖ１　、　ｍｖ２の好まし
い実施例を示す。読取り専用メモリｒｔｕ中において第
４図に従った挿間公式、ｗ／ｌ　−ｘ　′／（ｘ　−−
χ）が蓄積される。ゼロ交差点の前および後に生じる信
号が同時に跣取り専用メモリ「Ｉの２個の入力に確実に
供給されるようにするために、Ｄ型フリップ７０ツブｄ
ｆが設けられ、そのフリツプフロツプのＤ入力には第２
のサンプリング段ｄ２の出力信号が与えられ、−力筒４
図の信号Ｘを出力するＱ出力は読取り専用メモリｒ＋ｎ
の入力の一つに接続される。読取り専用メモリｒＩＩｌ
の他の入力は第４図の信号Ｘ−を出力する第２のサンプ
リング段ｄ２の出力に直接接続される。Ｄ型フリップフ
ロップｄｆのクロック入力は第２のサンプリング信号ａ
２を供給される。

第２のサンプリング段ｄ２の出力信号およびＤ型フリッ
プ７０ツブのＱ出力の符号ビットはそれぞれゼロ交差点
検出器ｎｌ、　ｎ２の２個の入力に供給され、それらの
ゼロ交差点検出器ｎ１．　ｎ２はそれに後続した第２の
クロック信号ａ２によってクロックされるデジタル単安
定マルチバイブレータ＊ｖｉ′。

ｍｖ２−のトリガー人力に接続されている。信号Ｗ／ｌ
および１−ｗ　／ｌに対する読取り専用メモリｒｍの出
力はデジタル単安定マルチバイブレータｍＶ１−、ｔｖ
２−に、後者の出力信号が前述の最初のパルスｗ／ｌお
よび最後のパルストｗ／ｌを含むように結合されている
。

第９図は変換フィルタｋｆの好ましい第１の実施例を示
している。このデジタルフィルタは３個のクロック信号
ａ１；　ａ２．　ａ３の別々のものによってクロックさ
れる点で相違している３個の部分から構°成されている
。第１の部分、すなわち入力部分は第２のクロック信号
自２によってクロックされ、縦続接続された３個の同様
なサブセクションから構成されている。各サブセクショ
ンの入力端には第３の加算器ａｄ３が位置しており、そ
の入力の一つには直接ろはされるべぎ信号が供給され、
その出力信号は遅延素子ｖ２を介してその他方の入力に
供給される。遅延素子ｖ２によって生成される時間遅延
は第２のサンプリング信号ａ２の期間に等しい。

縦続接続された３個の同様なサブセクションの出力信号
は第４のサンプリング段ｄ４に供°給され、この段は第
１のクロック信号ａ１によってクロックされる。このサ
ンプリング段の出力は３個の遅延素子■１の縦続接続装
置に結合され、それら遅延素子ｖ１のそれぞれは第１の
りＯツク信号ａ１の期間に等しい遅延を与える。３個の
遅延素子ｖ１の間の２個の接続点はそれぞれ第１および
第２の乗算器１゜第２を通って第４の加算器ａｄ４の２
個の入力にそれぞれ接続されており、この第４の加算器
ａｄ４にはまた３個の遅延素子ｖ１の縦続接続装置の入
力および出力も接続されている。乗算器ｍｌ、　第２の
第２の入力はそれぞれ１０進値の−３および３に対応す
る信号を与えられ、それらは第９図において前後に”を
付けてし示されている。

第４の加算器ａｄ４の出力は７個の同様なサブセクショ
ンの縦続装置の入力に結合され、それらサブセクション
はそれぞれ入力端の第５の加算器ａｄ５および遅延素子
ｖ１よりなり、この遅延素子ｖ１はふたたび第１のクロ
ック期間に等しい遅延を与え、その出力は第５の加算器
ａｄ５の第２の入力に接続されている。

第２のフィルタセクションは第４のサンプリング段ｄ４
の入力から前記７個の縦続装置の最後の遅延素子ｖ１の
出力にわたって延在している。

第３のフィルタセクションは第５のサンプリング段ｄ５
で始まり、その第５のサンプリング段ｄ５は第３のクロ
ック信号ａ３によりクロックされ、その入力は第２のフ
ィルタセクションの縦続装置の最後の遅延素子ｖ１の出
力に接続されている。第５のサンプリング段ｄ５の出力
は７個の遅延素子ｖ３の縦続装置に結合され、それらの
各遅延素子ｖ３は第３のクロック信１号の期間に等しい
時間遅延を生じる。

この縦続装置の各内部接続点は乗算器＋１１３．０１４
．　ｍｓ。

第６．　ｒａ７．　第８を通って第６の加算器ａｄ６の
入力にそれぞれ接続され、この第６の加算器ａｄ６はさ
らに遅延素子ｖ３の縦続装置のそれぞれ入力および出力
に接続された２１！ｌの入力を有している。１０進値に
対応する信号が各乗算器ａ＋３〜ｍ８の第２の入力に供
給される。ｍ３〜ｍ８の順序で乗算器に供給された数値
は次のような−７：　２１：　−３５：　３５；　−２
１；　７である。

第１０図は変換フィルタｋｆの別の実施例を示す。

第９図の実施例と比較すると、この実施例は乗算器を備
えておらず、したがってそれは集積回路技術によって回
路を構成することが容易である。第４のサンプリング段
ｄ４の前に位置している第１のフィルタセクションはそ
れぞれ遅延素子ｖ４、加算−減１１！Ｓａ　／Ｓおよび
遅延素子ｖ２より構成されている。遅延素子ｖ４および
加算−減算器ａ／Ｓは縦続接続されている。遅延素子ｖ
４の出力信号は加算−減算器ａ／Ｓの減数入力に供給さ
れ、一方２個の被減数入力にはそれぞれ加算−減算器ａ
／Ｓの入力信号および出力信号が与えられる。後者の信
号は遅延素子ｖ２を通ってフィードバックされる。

遅延素子ｖ４により生じる時間遅延は第２のクロック信
号ａ２の周期の２ｎ倍に等しく、一方遅延素子ｖ２によ
り生じる時間遅延はこの信号ａ２の周期のに等しい。２
個の縦続接続のサブセクションよりなるこの第１のフィ
ルタセクションの伝達関数は次のとおりである。

Ｔ　（ｚ　）　−（１−ｚ＝１”　（１−ｚ　’　）”
第２のフィルタセクションは第４のサンプリング段ｄ４
で始まり、４個の同様なサブセクションの縦続接続によ
って構成されている。それらは加算−減算器ａ／Ｓに先
行する遅延素子ｖ５および遅延素子ｖ１が使用されるこ
とを除いては第１のフィルタセクションのサブセクショ
ンに対応した設計である。遅延素子ｖ５により生じる時
間遅延は第１のクロック信号ａ１の周期のｍ倍に等しく
、遅延素子ｖ１により生じる時間遅延はこの周期に等し
い。

第１０図の実施例においては最後に挙げた４個の同様の
段の縦続装置に続いてこの場合にも第５のサンプリング
段ｄ５が配置されており、この第５のサンプリング段ｄ
５は第３のサンプリング信号ａ３によってクロックされ
、その出力は復調されたデジタルＦＭ信号ｆｇｉ−を与
える。第２のフィルタセクションの伝ｉ関数は次のとお
りである。

Ｔ（Ｚ）＝（１−Ｚ　）／（１−Ｚ−１）４用途によっ
ては仲間フィルタｔ１の出力と第２のサンプリング段ｄ
２の入力との間にデジタルリミタを配置するとよい。そ
れは挿間フィルタｔ１の出力信号の全ワード幅を処理す
ることは一般には必要ないからである。挿間フィルタｔ
ｉの入力に存在するワード幅が処理されれば充分である
ことが多い。

リミット作用は挿間フィルタｔｉの出力信号の高い１行
のビットについて行われる。何故ならばゼロ交差点だけ
が次の段において重要であるからである。

以上、この発明の原理を特定の装置に関連して説明した
が、この説明は単なる例示に過ぎないものであって、特
許請求の範囲に記載されたこの発明の技術的範囲を制限
するものでないことを明確に理解づべきである。

【図面の簡単な説明】

！１１図はこの発明のデジタルＦＭ検波器の１実施例の
ブロック図であり、第２図乃至第６図は動作のｖｔｖｌ
Ａのためのグラフであり、第７図はこの発明で使用する
挿間フィルタの１実施例の回路図である。第８図はこの
発明で使用するゼロ交差点検出器およびグループ遅鉦制
御されたデジタル単安定マルチバイブレータの１実施例
のブロック図であり、第９図はこの発明で使用する変換
フィルタの１実施例の回路図であり、第１０図は変換フ
ィルタの別の実施例の回路図である。 ｄ１〜ｄ５・・・サンプリング段、ａｈ・・・サンプリ
ングおよび保持回路、１＋・・・挿間フィルタ、ｎｌ、
　ｎ２・・・ゼロ交差点検出器、ｍｖｌ　、　ｍｖ２・
・・グループ遅延制御デジタル単安定マルチバイブレー
タ、ａｄ１〜ａｄ６・・・加算器、ｋｆ・・・デジタル
変換フィルタ、■１〜ｖ５・・・遅延素子、１１〜■８
・・・乗篩器、ａ１〜ａ３・・・サンプリング信号、ｒ
ｍ・・・読取り専用メモリ、ｄｆ・・・　型フリツプフ
ロツプ。 出願人代理人　弁理士　鈴江武彦 ′−一　−Ｎ　１−１　１、 ｄ　−ロ　℃ −自一　−一− ω　に ３ ＦＩＧ、３ ＦＩＧ、６ 第１頁の続き ０発　明　者　ロルフ・ツエツテル　ドイツ連邦共和国
。 シュトラーセ　６

Claims (4)

【特許請求の範囲】
1. （１）第１のサンプリング信号（ａｌ）によってデジタ
   ル化されたＦＭ信号（ｆｉ）用のデジタルＦＭ検波装置
   において、 前記第１のサンプリング信号（ａｌ）の周波数（ｔｌ）
   の整数倍の周波数（ｆ２＝ｎｆｌ　）の第２のサンプリ
   ング信号（ａ２）によりクロックされる第１のサンプリ
   ング段（ｄｉ）　、およびこの第１のサンプリング段に
   出力が接続されている前記ＦＭ信号（１ｍ）が供給され
   るサンプリングおよび保持回路＜ａｈ）と、 前記第１のサンプリング段（ｄｌ）の出力に入力が結合
   され、第２のサンプリング信号（ａ２）によりクロック
   された挿間フィルタ（ｔｉ）と、この挿間フィルタ（ｔ
   ｉ）の出力に接続され、第２のサンプリング信号（ａ２
   ）によりクロックされ入力がこの第２のサンプリング段
   （ｄ２）の出力に結合された正方向に向かうゼロ交差点
   用の第１のゼロ交差点検出器（ｎｌ）と、 入力がこの第２のサンプリング段（ｄ２）の出力に結合
   された負方向に向かうゼロ交差点用の第２のゼロ交差点
   検出器（ｎ２）と、 これら第１および第２のゼロ交差点検出器に後続する第
   １および第２のグループ遅延制御された単安定マルチバ
   イブレータ（ｍｖｌ　、　［ＩＶ２　）と、前記第１お
   よび第２のグループ遅延制御された単安定マルチバイブ
   レータ（ｍｖｌ　、　ｍｖ２　）の出力がそれぞれ結合
   された入力と、キャリア周波数とアナログＦＭ信号（Ｆ
   Ｍ）の最大の可能な周波数との比に等しい平均値補償信
   号（ｎ＋ｋ）が供給される別の入力とを有する第１の加
   算器（ａｄｌ）と、この第１の加算器（ａｄｌ）の出力
   に結合され、第２のサンプリング信号（ａ２）によりク
   ロックされる第３のサンプリング段（ｄ３）と、入力が
   この第３のサンプリング段（ｄ３）の出力１−赫　Ａふ
   　ム　給　−給　＾　」２＋１−一□　八　＾　−一　
   −□−■　−グ信号（ａｌ、　ａ２．　ａ３）によりク
   ロックされるデジタル変換フィルタ（ｋｆ）とを具備し
   、前記第３のサンプリング信号（ａ３）の周波数は（ｆ
   ３）は前記第２のサンプリング信号（ａ２）の周波数゛
   （ｆ２）の整数分の１　（ｆ２＝ｎ１３　）であること
   を特徴とするデジタルＦＭ検波装置。
2. （２）前記挿間フィルタ（ｔｔ）および／または変換フ
   ィルタ（ｋｆ）は線形デジタルフィルタであることを特
   徴とする特許請求の範囲第１項記載のデジタルＦＭ検波
   装置。
3. （３）デジタルリミタ−が前記挿間フィルタ（ｔｉ）の
   出力と第２のサンプリング段（ｄ２）の入力との間に挿
   入されていることを特徴とする特許請求の範囲第１項ま
   たは第２項記載のデジタルＦＭ検波装シ・
4. （４）前記第１および第２のグループ遅延制御された単
   安定マルチバイブレータ（ｍｖｌ　、　ｍｖ２　）のそ
   れぞれが、両方のマルチバイブレータ（ｍｖｌ。 ｉ＋ｖ２　）に共通の読取り専用メモリ（ｒＩＩｌ）と
   、この読取り専用メモリ（ｒｉｂ）に後続するデジタル
   単安定マルチバイブレータ（＋ａｖｌ　−、１ｌｖ２−
   　）とを具備し、 前記読取り専用メモリ（ｒ＋＋＋）においては第２のサ
   ンプリング信号（ａ２）の２個の連続するパルスのイン
   ターバルにおいて入力信号として発生する２個のサンプ
   ル（Ｘ、Ｘ−）に対して線形挿間から生じる２個の値Ｘ
   　−／　（Ｘ　−−Ｘ　）および１−ｘ　−−ｘ　−／
   　（ｘ　−−ｘ　）が出力信号として蓄積され、 ２個のサンプル（ｘ、ｘ−）は第２のサンプリング信号
   （ａ２）がクロック入力に与えられるＤＩ。 フリップフロップ（ｄｆ）によって第２のサンプリング
   段（ｄ２）の出力信号から導出され、ゼロ交差点検出器
   （ｎｌ、　ｎ２）はそれぞれ第２のサンプリング段（ｄ
   ２）およびＤ型フリップフロップ（ｄｆ）の符号ビット
   端子に接続された２個の入力を備え、各ゼロ交差点検出
   器（ｎｌ、ｎ２）の出力は関係するデジタル単安定マル
   チバイブレータ（ｍｖｌ　−、ｍｖ２−　）のトリガー
   人力に結合され、前記信号ｘ　−／　（ｘ　−−ｘ　）
   および１−ｘ−−Ｘ−／（ｘ′−ｘ）に対する読取り専
   用メモリ（ｒｎ）の出力は、デジタル単安定マルチバイ
   ブレータ（＋ｖｌ　−、ｍｖ２　′）の出力信号がそれ
   ぞれ開始パルスおよび最終パルスとして前記２個の信号
   を含むように前記デジタル単安定マルチバイブレータ（
   ｍｖｌ　−、ｒｎｖ２−　）の入力に結合されているこ
   とを特徴とする特許請求の範囲第１項乃至第３項のいづ
   れか１項記載のデジタルＦＭ検波装置。