JPS60159960A - バス上に接続された装置間の通信方式 - Google Patents
バス上に接続された装置間の通信方式Info
- Publication number
- JPS60159960A JPS60159960A JP1547784A JP1547784A JPS60159960A JP S60159960 A JPS60159960 A JP S60159960A JP 1547784 A JP1547784 A JP 1547784A JP 1547784 A JP1547784 A JP 1547784A JP S60159960 A JPS60159960 A JP S60159960A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- command
- signal line
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、−バス上に、複数の処理装置、及びこれら各
処理装置のバス使用権を決定するバス制御装置が接続さ
れるバス方式の情報処理システムに用いられるバス上に
接続された装置間の通信方式に関する。
処理装置のバス使用権を決定するバス制御装置が接続さ
れるバス方式の情報処理システムに用いられるバス上に
接続された装置間の通信方式に関する。
情報処理シ玉テムに於いて、中央処理装置、入出力処理
装置、主記憶装置などの各装置相互間を接続する手段の
一つとして、これら各装置をそれぞれ同一のバス上に配
置し、バスを選択的に使用して各装置相互間でデータ転
送を行なう、所謂バス方式がある。この種のバス方式と
しては従来より多種のものが存在しておシ、例えばバス
の使用権取得制御の面からは、バスの使用権獲得のため
のバス争奪回路を各装置毎にもつものと、一箇所で集中
してバスの管理を行なうものとがあシ、更には、バス使
用時間の面から分類すると、一度パスの使用を開始した
ならば１コマンドの終了まで、空き時間があってもバ蚤
を解放しないものと、コマンドの途中でもバスを使用す
る必要の無い時はバスを解放し、その後、バス使用が必
要となった時、再びバス使用権を取得するものとがある
。
装置、主記憶装置などの各装置相互間を接続する手段の
一つとして、これら各装置をそれぞれ同一のバス上に配
置し、バスを選択的に使用して各装置相互間でデータ転
送を行なう、所謂バス方式がある。この種のバス方式と
しては従来より多種のものが存在しておシ、例えばバス
の使用権取得制御の面からは、バスの使用権獲得のため
のバス争奪回路を各装置毎にもつものと、一箇所で集中
してバスの管理を行なうものとがあシ、更には、バス使
用時間の面から分類すると、一度パスの使用を開始した
ならば１コマンドの終了まで、空き時間があってもバ蚤
を解放しないものと、コマンドの途中でもバスを使用す
る必要の無い時はバスを解放し、その後、バス使用が必
要となった時、再びバス使用権を取得するものとがある
。
従来では、これら各バス方式に於いて、装置間の通信（
データの送受）の際、相手の装置を特定するために、各
装置に対応して付けられた装置番号を指定する必要があ
る。また、送出側の装置は自己に固有の装置！ｒ番号を
送出して、バス上のデータが何れの装置から到来したも
のかを表示する必要がある。
データの送受）の際、相手の装置を特定するために、各
装置に対応して付けられた装置番号を指定する必要があ
る。また、送出側の装置は自己に固有の装置！ｒ番号を
送出して、バス上のデータが何れの装置から到来したも
のかを表示する必要がある。
このため、従来では、送信（ｆｌ、ｌＩ装置番号、及び
受信側装置番号を伝送するラインが必要となり、又、各
機器毎に、装置番号を識別する回路が必要となる。一方
、装置間の通信対象としては、バス上の全装置が対等で
あり、何れの装置間であっても通信可能であるが、その
反面、何時でも自己の装置へデータの転送が生ずる可能
性があることから、装置の設計が著しく複雑になり、タ
イミング遅れやハードウェアの増大を引起こすＯ 以上のように、従来バス方式に於いては、通信に際して
、何れの装置０間であっても通信できる長所をもつ反面
、送信装置番号、相手装置番号を伝送するラインが必要
であシ、かつ、各装置毎に装置の識別回路を必要とする
欠点を有していた。又、各装置にとって自己装置へ転送
される時期が前もって分らないため、受信回路のタイミ
ング損やハードウェア量の増大にもつながっていた。
受信側装置番号を伝送するラインが必要となり、又、各
機器毎に、装置番号を識別する回路が必要となる。一方
、装置間の通信対象としては、バス上の全装置が対等で
あり、何れの装置間であっても通信可能であるが、その
反面、何時でも自己の装置へデータの転送が生ずる可能
性があることから、装置の設計が著しく複雑になり、タ
イミング遅れやハードウェアの増大を引起こすＯ 以上のように、従来バス方式に於いては、通信に際して
、何れの装置０間であっても通信できる長所をもつ反面
、送信装置番号、相手装置番号を伝送するラインが必要
であシ、かつ、各装置毎に装置の識別回路を必要とする
欠点を有していた。又、各装置にとって自己装置へ転送
される時期が前もって分らないため、受信回路のタイミ
ング損やハードウェア量の増大にもつながっていた。
本発明は上記実情に鑑みなされたもので、送信側、及び
受信側の装置番号を伝送するライン、及び装置番号の識
別回路を不要にし、しかも各装置へデータが転送される
ことを事前に該当する装置に通知できるバス構造として
、システム構成を大幅に簡素化できるバス上に接続され
た装置間の通信方式を提供することを目的とする。
受信側の装置番号を伝送するライン、及び装置番号の識
別回路を不要にし、しかも各装置へデータが転送される
ことを事前に該当する装置に通知できるバス構造として
、システム構成を大幅に簡素化できるバス上に接続され
た装置間の通信方式を提供することを目的とする。
本発明は、一つのバス上に複数の処理装置、及びこれら
各処理装置のバス使用権を決定するバス制御装置が接続
されるバス方式の情報処理システムに於いて、上記処理
装置から上記バス制御装置に対し、個別にバス使用要求
を通知する装置別の信号線と、上記バス制御装置から上
記各処理装置に対し、共通にデータ受信時期を知らせる
共通の信号線と、この信号線の信号との組合わせにより
上記バス制御装置から特定の処理装置に対し、個別にバ
スの使用許可、又はバス上データの取込みタイミングを
知らせる装置別の信号線とを有してなるバス構造として
、上記バス上につながる各装置間のデータ転送に際し、
各装置が装置番号の通知、解読を行なうことなく、バス
上につながれた任意の装置間で効率よくデータ転送を行
なうことができるようにしたものである。
各処理装置のバス使用権を決定するバス制御装置が接続
されるバス方式の情報処理システムに於いて、上記処理
装置から上記バス制御装置に対し、個別にバス使用要求
を通知する装置別の信号線と、上記バス制御装置から上
記各処理装置に対し、共通にデータ受信時期を知らせる
共通の信号線と、この信号線の信号との組合わせにより
上記バス制御装置から特定の処理装置に対し、個別にバ
スの使用許可、又はバス上データの取込みタイミングを
知らせる装置別の信号線とを有してなるバス構造として
、上記バス上につながる各装置間のデータ転送に際し、
各装置が装置番号の通知、解読を行なうことなく、バス
上につながれた任意の装置間で効率よくデータ転送を行
なうことができるようにしたものである。
以下図面を参照して本発明の一実施例を説明する。第１
図は本発明の一実施例を説明するた・めのシステム禍成
例を示すブロック図であり、ここではバス上に２つ以上
のデータ転送処理機能をもつ装置が接続され、更にこれ
ら装置のバス使用権を決定するバス制御装置゛も上記バ
ズに接続されるとともに、このバス制御装置に主記憶が
接続されるシステムを対象として示している。第１図に
於いて、１０はシステム内の各装置間をつなぐバス、２
０・・・はそれぞれこのバス１０に接続された例えば入
出力処理装置（ｒｏｐ ） 。
図は本発明の一実施例を説明するた・めのシステム禍成
例を示すブロック図であり、ここではバス上に２つ以上
のデータ転送処理機能をもつ装置が接続され、更にこれ
ら装置のバス使用権を決定するバス制御装置゛も上記バ
ズに接続されるとともに、このバス制御装置に主記憶が
接続されるシステムを対象として示している。第１図に
於いて、１０はシステム内の各装置間をつなぐバス、２
０・・・はそれぞれこのバス１０に接続された例えば入
出力処理装置（ｒｏｐ ） 。
中央処理装置（ＣＰＵ ）等のデータ転送処理機能を持
つ処理装置（以下単に装置と呼称する）、３０はこれら
各装置２０・・・のバス使用権を決定するバス制御装置
、４０は主記憶（ＭＥＭ ）である。
つ処理装置（以下単に装置と呼称する）、３０はこれら
各装置２０・・・のバス使用権を決定するバス制御装置
、４０は主記憶（ＭＥＭ ）である。
第２図は上記構成に於けるバス１０の要部信号線の接続
構成例を示す図である。図中、１ノ乃至１４はそれぞれ
バス１０内の信号線であシ、１ノはデータ／アドレスラ
イン、１２は装置２０からバス制御装置３０に対し、個
別にバス使用要求（ＢＵＳ ＲＥＱＵＥＳＴ ）を送付
するための装置別信号線、１３はパス制御装置３０から
バス使用要求のあった装置２０に対し、個別にバスの使
用許可（ＮＥＸＴ ＢＵＳ ＵＳＥ）を送付するだめの
装置別信号線、１４は装置２ （Ｊ（ｉ） 、 ２ （
７（ｊ）間、又はパス制御装置３０から装置２０へのデ
ータ転送に際して受信側の装置２０にデータの受信時期
を前もって知らせるだめの信号（ＴＲＡＮＳＭＩＴ ）
を送付する共通信号線である。３１は上記信号線１２を
介して入力された各装置２Ｑ・・・のバス使用要求に応
答してバス１０の使用権を決定し、信号線１３を介して
該当する装置２ｏにバス使用許可を与えるバス使用権決
定回路、３２は装ｗ２０（０，２０（ｊ）間データ転送
コマンドに際して、データ／アドレスライン１１上の一
部のデータを装置番号と見なしてデコードし、対応する
装置に固有の信号線１３と共通信号ｆｆＭ１４とを用い
て対応装置にデータ受信を指示するデータ受信装置指示
回路である。
構成例を示す図である。図中、１ノ乃至１４はそれぞれ
バス１０内の信号線であシ、１ノはデータ／アドレスラ
イン、１２は装置２０からバス制御装置３０に対し、個
別にバス使用要求（ＢＵＳ ＲＥＱＵＥＳＴ ）を送付
するための装置別信号線、１３はパス制御装置３０から
バス使用要求のあった装置２０に対し、個別にバスの使
用許可（ＮＥＸＴ ＢＵＳ ＵＳＥ）を送付するだめの
装置別信号線、１４は装置２ （Ｊ（ｉ） 、 ２ （
７（ｊ）間、又はパス制御装置３０から装置２０へのデ
ータ転送に際して受信側の装置２０にデータの受信時期
を前もって知らせるだめの信号（ＴＲＡＮＳＭＩＴ ）
を送付する共通信号線である。３１は上記信号線１２を
介して入力された各装置２Ｑ・・・のバス使用要求に応
答してバス１０の使用権を決定し、信号線１３を介して
該当する装置２ｏにバス使用許可を与えるバス使用権決
定回路、３２は装ｗ２０（０，２０（ｊ）間データ転送
コマンドに際して、データ／アドレスライン１１上の一
部のデータを装置番号と見なしてデコードし、対応する
装置に固有の信号線１３と共通信号ｆｆＭ１４とを用い
て対応装置にデータ受信を指示するデータ受信装置指示
回路である。
ここで、上記したバス１ｏの具体的な仕様例を表−１に
示す。ことではバス制御装置ｔｉｔ３０の制御対象とな
る装置２ｏ・・・の最大接続数を〔１ｏ〕（＋＝１ 、
２ 、・・・１０）とした場合を例にとって示している
。
示す。ことではバス制御装置ｔｉｔ３０の制御対象とな
る装置２ｏ・・・の最大接続数を〔１ｏ〕（＋＝１ 、
２ 、・・・１０）とした場合を例にとって示している
。
表−１
ここで、上記表−１に示す各信号線につき以下に説明す
る。
る。
ＣＬＯＣＫ （略称： ＩＧｃＩ、ＯＣＫ ）バス１０
のタイミングを決定する基本クロックである。このクロ
ックに同期して各装置に於けるバスの争奪、データの転
送等が行なわれる。
のタイミングを決定する基本クロックである。このクロ
ックに同期して各装置に於けるバスの争奪、データの転
送等が行なわれる。
第３図参照。
バス争奪関係の信号
バスの優先度はバス制御装置３０が決定する。
（１） ＢＵＳ ＲＥＱＵＥＳＴ （略称ＺＢＳＩＲＱ
ｉ＝０〜９ ）バスの使用要求信号であり、バスを使
用したいユニット装置はバスサイクルの始めに、この信
号を°”１＃にする。
ｉ＝０〜９ ）バスの使用要求信号であり、バスを使
用したいユニット装置はバスサイクルの始めに、この信
号を°”１＃にする。
各装置はバスの使用権を得るまで本信号を出し続けて良
いが、バスを取得した場合、次のサイクルで出力を停止
する。
いが、バスを取得した場合、次のサイクルで出力を停止
する。
バス制御装置３θ内の、インタラブトセルに書き込む場
合、Ｚ Ｓ ＴＫＦＬ信号が“１”なら、０＃になるま
でバスの争奪に参加しない事。
合、Ｚ Ｓ ＴＫＦＬ信号が“１”なら、０＃になるま
でバスの争奪に参加しない事。
（２） ＮＥＸＴ ＢＵＳ ＵＳＥ （略称；ｚＢＳｉ
ＯＫｌ＝０〜９）この信号の意味はＺＸＭＩＴ信号の状
態によって異なる。
ＯＫｌ＝０〜９）この信号の意味はＺＸＭＩＴ信号の状
態によって異なる。
ＺＸＭＩＴが１１０＃の場合
本信号はこれを受取った装置が次のサイクルでバスを使
用できるか否かを示す信号である。
用できるか否かを示す信号である。
バス要求（ＺＢＳＩＲＱ）を出力した装置は、バスサイ
クルの終シに本信号をサンプリングし、°′１″ならば
、自分よシパス争奪上の優先度の高いユニットが、バス
を要求していないので、自分がバスを取得した・・と判
断して、次のバスサイクルでバスを使用する。
クルの終シに本信号をサンプリングし、°′１″ならば
、自分よシパス争奪上の優先度の高いユニットが、バス
を要求していないので、自分がバスを取得した・・と判
断して、次のバスサイクルでバスを使用する。
ＺＸＭＩＴが°′１”の場合
本信号はこれを受取ったユニットがそのサイクルでバス
上のデータを受取るか否かを示す信号である。
上のデータを受取るか否かを示す信号である。
（３） ＨＯＬＤ （略称： ＺＨＯＬＤ ）本信号は
、バスを得たユニットが次のバスサイクルも継続してバ
スを使用したい時に用いる。
、バスを得たユニットが次のバスサイクルも継続してバ
スを使用したい時に用いる。
本信号が１”の時、バスの争奪は中止される。
自分がバスを２サイクル以上継続して使用したい装置は
バス取得後、最初のデータ出力と同時ＫＨＯＬＤを°′
１”にし゛、バスが不要となる１サイクル前にＨＯＬＤ
をｏ”にする。
バス取得後、最初のデータ出力と同時ＫＨＯＬＤを°′
１”にし゛、バスが不要となる１サイクル前にＨＯＬＤ
をｏ”にする。
ＨＯＬＤを出力したユニットは、次のバスサイクルでも
無条件にバスを使用することができる。
無条件にバスを使用することができる。
即ちＨＯＬＤは、最も優先度の高いバス要求として機能
する。
する。
（４） ＩＣ５ＴＡＣＫ ＦＵＬＬ （略称： ＺＳＴ
ＫＦＬ ）バス制御装ｆｅｓｏから出力される信号であ
シ、バス制御装置３ｏが他の装置がらのＷＲＩＴＥ Ｉ
ＮＴ−Ｅｌ：ＲＲＵＰＴ ＣＥＬＬコマンドを受付けら
れない事を示す。
ＫＦＬ ）バス制御装ｆｅｓｏから出力される信号であ
シ、バス制御装置３ｏが他の装置がらのＷＲＩＴＥ Ｉ
ＮＴ−Ｅｌ：ＲＲＵＰＴ ＣＥＬＬコマンドを受付けら
れない事を示す。
インタラブドセルを書き込もうとする場合、各装置は本
信号をチェックし、“１ｍの場合、バス要求を延期する
。
信号をチェックし、“１ｍの場合、バス要求を延期する
。
本信号が°′１＃になりたサイクルにすでにバス要求を
出力している場合、バスを取得してもインタラシトセル
への書き込みを行なわない。本信号がパ０”になったあ
と、改めてバス要求をオコナイ、ハス取得後、インタラ
ットセルへの書き込みを行なう（第４図（、）参照）。
出力している場合、バスを取得してもインタラシトセル
への書き込みを行なわない。本信号がパ０”になったあ
と、改めてバス要求をオコナイ、ハス取得後、インタラ
ットセルへの書き込みを行なう（第４図（、）参照）。
Ｚ Ｓ ＴＫＦＬが１”になるＩＴ前に、ハスを取得し
た装置はＺＳＴＫＦＬにががゎシなくインタラシトセル
の書き込みを行なう為、バス制御装置３０はＺＳＴＫＦ
Ｌ出力時も、最低１ケのアクセス要求は受付は可能であ
る（第４図（ｂ）参照）。
た装置はＺＳＴＫＦＬにががゎシなくインタラシトセル
の書き込みを行なう為、バス制御装置３０はＺＳＴＫＦ
Ｌ出力時も、最低１ケのアクセス要求は受付は可能であ
る（第４図（ｂ）参照）。
スタックの数は少なくとも８個は用意される。
データ／アドレス転送関係の信号
（１） ＡＤＤＲＥＳＳ／ＤＡＴＡ （略称： ＺＤＡ
Ｄｎ ｎ＝００〜３１ ）アドレスまたはデータを転送
する為の３２ビツトの双方向性ライン。
Ｄｎ ｎ＝００〜３１ ）アドレスまたはデータを転送
する為の３２ビツトの双方向性ライン。
メモリアクセスの場合、最初のバスサイクルでメモリア
ドレスが、次のサイクルでデータが送られる。
ドレスが、次のサイクルでデータが送られる。
７ トレｘハ３２ ｂｉｔであシ、論理アドレスの場合
と実アドレスの場合とがある。これらはＺＶＭＯＤＥ信
号で指定する。
と実アドレスの場合とがある。これらはＺＶＭＯＤＥ信
号で指定する。
（２） ＡＤＤＲＥＳＳ／ＤＡＴＡ ＰＡＲＩＴＹ（略
称：ｚＤＡＤＰｎｎ＝０〜３） ＡＤＤＲＥＳＳ／ＤＡＴＡ信号のノやリティ。
称：ｚＤＡＤＰｎｎ＝０〜３） ＡＤＤＲＥＳＳ／ＤＡＴＡ信号のノやリティ。
ＡＤＤＲＥＳ Ｓ ／ＤＡＴＡ信号８本信号８木毎パリ
ティがつく。
ティがつく。
パリティは奇数ノクリティとする。
ｚＤＡＤＯＯ〜０７のノ母りｆ４ ・−ＺＤＡＤＰＯ２
ＤＡＤ０８〜１５のパリテ４−ＺＤＡＤＰ ＩＺＤＡＤ
１６〜２３（ＤＡリテ４−ＺＤＡＤＰ２ＺＤＡＤ ２４
〜３１ （Ｄ ｔ４すｆ イ＝・ＺＤＡＤＰ３（３）
ＣＯＭＭＡＮＤ／ＺＯＮＫ （略称；ｚＣＯＭｚｎｎ＝
０〜３）本信号はバスコマンドと書込みデータのゾーン
指定とに使いわけられる。
ＤＡＤ０８〜１５のパリテ４−ＺＤＡＤＰ ＩＺＤＡＤ
１６〜２３（ＤＡリテ４−ＺＤＡＤＰ２ＺＤＡＤ ２４
〜３１ （Ｄ ｔ４すｆ イ＝・ＺＤＡＤＰ３（３）
ＣＯＭＭＡＮＤ／ＺＯＮＫ （略称；ｚＣＯＭｚｎｎ＝
０〜３）本信号はバスコマンドと書込みデータのゾーン
指定とに使いわけられる。
（〜 ＣＯ朋ＡＮＤ
本信号は通常、コマンドとして使用される。
コマンド コードと意味を表−２に示す。
表−２
各コマンドの機能を以下に示す。
（ａ） ＮＯＰ
装置に何の動作も起こさない。
但しＣＯＮＦＩＲＭ （後記）の返信は正常に行なうこ
と。
と。
本コマンドはバス及び装置の動作確認に用いる。
（ｂ） ＡＤＤＲＥＳＳ ＴＲＡＮＳＬＡＴＥバス制御
装置３０に対しアドレス変換を要求する。バス制御装置
３０は通常のメモリアクセスコマンドと同様に論理アド
レスを実アドレスに変換するが、メモリをアクセスする
のではなく変換後の実アドレスを返送する。 ２（ｃ）
ＲＥＳＰＯＮＳＥ ＤＡＴＡ 以前に出力した、リード系のコマンドに対する応答デー
タがバスコントローラからバスに出力されている事を示
す。
装置３０に対しアドレス変換を要求する。バス制御装置
３０は通常のメモリアクセスコマンドと同様に論理アド
レスを実アドレスに変換するが、メモリをアクセスする
のではなく変換後の実アドレスを返送する。 ２（ｃ）
ＲＥＳＰＯＮＳＥ ＤＡＴＡ 以前に出力した、リード系のコマンドに対する応答デー
タがバスコントローラからバスに出力されている事を示
す。
（ｄ） ＲＥＡＤ ＩＮＴＥＲＲＵＰＴ ＣＦ、ＬＬＣ
ＰＵがバネ制御装置３０のＩ Ｃ（ＩＮＴＥＲＲＵＰＴ
ＣＥＬＬ ）を読むときに使用する。このコマンド実行
後ＶＣＩＣスタックが空になれば、パス制御装置３０は
ＣＰＵへの割込み信号をとめる０（ｅ） ５ＴＡＲＴ
Ｉｌｏ （略称ＳＩＯコマンド）Ｉ１０ユニ、 ） （
ＩＯＰ、ＤＩＳＣ／ＭＴ Ｃ０ＮＴＲ０ＬＬＥＲ等）に
対する動作指示。本コマンドは３バスサイクルで終了す
る。最初のサイクルでＣＰＵは本コマンドと共にユニッ
ト番号をＺＤＡＤラインを介して送出する。パス制御装
置３０は送られたユニット番号をデコードして、次のサ
イクルでＺＢＳｉＯＫとＺＸＭＩＴを出す。３番目のサ
イクルでＣＰＵは本コマンドとともにＣＰＨアドレスを
ＺＤＡＤラインを介して送出する。前のサイクルでＺＢ
ＳｉＯＫによシ指定されたユニットはこのサイクルでコ
マンドとＣＰＨアドレスを受け取る。もしこのユニット
がＢＵＳＹ状態であれば、ＣＯＮＦＩＲＭラインでその
旨を送出し、Ｓ■０コマンドを出したＣＰＵがこれを受
信する。本コマンドはマルチＣＰＵ時に、ＣＰＵ間の連
絡にも使用される。
ＰＵがバネ制御装置３０のＩ Ｃ（ＩＮＴＥＲＲＵＰＴ
ＣＥＬＬ ）を読むときに使用する。このコマンド実行
後ＶＣＩＣスタックが空になれば、パス制御装置３０は
ＣＰＵへの割込み信号をとめる０（ｅ） ５ＴＡＲＴ
Ｉｌｏ （略称ＳＩＯコマンド）Ｉ１０ユニ、 ） （
ＩＯＰ、ＤＩＳＣ／ＭＴ Ｃ０ＮＴＲ０ＬＬＥＲ等）に
対する動作指示。本コマンドは３バスサイクルで終了す
る。最初のサイクルでＣＰＵは本コマンドと共にユニッ
ト番号をＺＤＡＤラインを介して送出する。パス制御装
置３０は送られたユニット番号をデコードして、次のサ
イクルでＺＢＳｉＯＫとＺＸＭＩＴを出す。３番目のサ
イクルでＣＰＵは本コマンドとともにＣＰＨアドレスを
ＺＤＡＤラインを介して送出する。前のサイクルでＺＢ
ＳｉＯＫによシ指定されたユニットはこのサイクルでコ
マンドとＣＰＨアドレスを受け取る。もしこのユニット
がＢＵＳＹ状態であれば、ＣＯＮＦＩＲＭラインでその
旨を送出し、Ｓ■０コマンドを出したＣＰＵがこれを受
信する。本コマンドはマルチＣＰＵ時に、ＣＰＵ間の連
絡にも使用される。
（ｆ） ＷＲＩＴＥ ＩＮＴＥＲＲＵＰＴ ＣＥＬＬＩ
ｌｏからＢＣＵに割込みデータを送る為に用いられる。
ｌｏからＢＣＵに割込みデータを送る為に用いられる。
本コマンドと共にアドレス／データライン上に割込みデ
ータ（ＩＮＴＥＲＲＵＰＴ ＣＥＬＬ）が送られる。Ｉ
ＮＴＥＲＲＵＰＴ ＣＥＬＬは２ワードから成り、バス
上を２回連続して送られる。パス制御装置３０に送られ
たＩＣはスタックされ、パス制御装置３０からＣＰＵへ
割込みがかけられる。
ータ（ＩＮＴＥＲＲＵＰＴ ＣＥＬＬ）が送られる。Ｉ
ＮＴＥＲＲＵＰＴ ＣＥＬＬは２ワードから成り、バス
上を２回連続して送られる。パス制御装置３０に送られ
たＩＣはスタックされ、パス制御装置３０からＣＰＵへ
割込みがかけられる。
本コマンドの実行に際してはＺＳＴＫＦＬを調べる必要
がある。
がある。
（ｇ） ＲＥＡＤＢＣＵ−ＲＥＧＩＳＴＥＲパス制御装
置３０内の各種レジスタの読みだしを行なう。レジスタ
の指定は同時に送られるＺＤＡＤライン上のレジスタ指
定コードによる。
置３０内の各種レジスタの読みだしを行なう。レジスタ
の指定は同時に送られるＺＤＡＤライン上のレジスタ指
定コードによる。
（ｈ） ＭＥＭＯＲＹ ＲＥＡＤ ５ＩＮＧＬＥメモリ
から１ワードのデータをリードする為に用いられる。本
コマンドと共にバス上にメモリアドレスを出力する。
から１ワードのデータをリードする為に用いられる。本
コマンドと共にバス上にメモリアドレスを出力する。
メモリは本コマンドを受信すると指定されたアドレスか
ら１ワードのデータをリードし、ＲＥＳＰＯＮＥ ＤＡ
ＴＡコマンドと共に送信装置に送シ返す。
ら１ワードのデータをリードし、ＲＥＳＰＯＮＥ ＤＡ
ＴＡコマンドと共に送信装置に送シ返す。
（ｉ） ＭＥＭＯＲＹ ＲＥＡＤ ＤＯＵＢＬＥメモリ
から２ワードのデータをリードする為に用いられる。本
コマンドと共にバス上にメモリアドレスを出力する。
から２ワードのデータをリードする為に用いられる。本
コマンドと共にバス上にメモリアドレスを出力する。
メモリは本コマンドを受信すると指定されたアドレスか
ら２ワードのデータを読みだし、ＲＥＳＰＯＮＥ ＤＡ
ＴＡコマンドと共に２パスサイクルに分けて送信ユニッ
トに送シ返す。
ら２ワードのデータを読みだし、ＲＥＳＰＯＮＥ ＤＡ
ＴＡコマンドと共に２パスサイクルに分けて送信ユニッ
トに送シ返す。
先に返送されるデータはメモリアドレスで指定されたワ
ード側とする。
ード側とする。
（ｊ） ＭＥＭＯＲＹ ＲＥＡＤ ＱＵＡＤＲＵＰＬＥ
メモリから４ワードのデータを読みだす。バス制御装＠
ＳＯは本コマンドを受付けるとメモリから４ワードを読
みだし、このデータを４サイクルに分けて返送する。指
定されたアドレスのビット２８〜３１はゼロとみなして
４ワード境界の頭から転送する。
メモリから４ワードのデータを読みだす。バス制御装＠
ＳＯは本コマンドを受付けるとメモリから４ワードを読
みだし、このデータを４サイクルに分けて返送する。指
定されたアドレスのビット２８〜３１はゼロとみなして
４ワード境界の頭から転送する。
（ｋ） ＷＲＩＴＥ ＢＣＵ−ＲＥＧＩＳＴＥＲパス制
御装置３０内の各種レジスタにデータを書きこむ。本コ
マンドは２バスサイクルから成り、最初のサイクルでレ
ジスタ指定のコードを送り、次のサイクルで書きこむべ
ｔｆ−夕を送る。
御装置３０内の各種レジスタにデータを書きこむ。本コ
マンドは２バスサイクルから成り、最初のサイクルでレ
ジスタ指定のコードを送り、次のサイクルで書きこむべ
ｔｆ−夕を送る。
（１） ＭＥＭＯＲＹ’ｒＥＳＴ＆ＳＥＴメモリから１
ワードのデータを読みだすと共に、読みだした番地にオ
ール″１ ’（ＦＦＦＦＦＦＦＦ）を書きこむ。パス上
のシーケンスｕ ＭＥＭＯＲＹ ＲＥＡＤＳＩＮＧＬＥ
と同様である。
ワードのデータを読みだすと共に、読みだした番地にオ
ール″１ ’（ＦＦＦＦＦＦＦＦ）を書きこむ。パス上
のシーケンスｕ ＭＥＭＯＲＹ ＲＥＡＤＳＩＮＧＬＥ
と同様である。
（ｍ） ＭＥＭＯＲＹ ＷＲＩＴＥ ＢＹ ＺＯＮＥ
５ＩＮＧＬＥメモリに１ワードのデータをライトする為
に用いられる。本コマンドは連続した２つのバスサイク
ルから成シ、第１サイクルでは本コマンドと共にパス上
にメモリアドレスを出方し、第２サイクルでライトデー
タとＺＯＮＥ （後記）を出力する。
５ＩＮＧＬＥメモリに１ワードのデータをライトする為
に用いられる。本コマンドは連続した２つのバスサイク
ルから成シ、第１サイクルでは本コマンドと共にパス上
にメモリアドレスを出方し、第２サイクルでライトデー
タとＺＯＮＥ （後記）を出力する。
（ｎ） ＭＥＭＯＲＹ ＷＲＩＴＥ ＢＹ ＺＯＮＥ
ＤＯＵＢＬＥメモリに２ワードのデータをライトする為
に用いられる。本コマンドは連続した３つのバスサイク
ルから成シ、第１サイクルでは本コマンドと共にパス上
にメモリアドレスを出力し、第２サイクル、第３サイク
ルでライトデータとＺＯＮＥを出力する。
ＤＯＵＢＬＥメモリに２ワードのデータをライトする為
に用いられる。本コマンドは連続した３つのバスサイク
ルから成シ、第１サイクルでは本コマンドと共にパス上
にメモリアドレスを出力し、第２サイクル、第３サイク
ルでライトデータとＺＯＮＥを出力する。
先に送られるデータはメモリアドレスで指定されたワー
ド側とする。
ド側とする。
（Ｂ） Ｚ ＯＮ Ｅ
メモリライトコマンドに続くデータ転送サイクル時、Ｚ
ＣＯＭＺｎはライトバイトゾーン指定（ＺＯＮＥ）とし
て使用される。
ＣＯＭＺｎはライトバイトゾーン指定（ＺＯＮＥ）とし
て使用される。
Ｚ ＯＮＥの４ビツトは４バイト幅のデータのどの位置
をメモリにライトするかを示すものであｊ５、ＺＯＮＥ
に１”が立っているバイト位置のデータだけが、書替え
られる。このゾーン指定例を表−３に示す。＊＊部が書
替えられるバイト位置を示す。
をメモリにライトするかを示すものであｊ５、ＺＯＮＥ
に１”が立っているバイト位置のデータだけが、書替え
られる。このゾーン指定例を表−３に示す。＊＊部が書
替えられるバイト位置を示す。
表−３
（４） ＣＯＭＭＡＮＤ／ＺＯＮＥ ＰＡＲＩＴＹ （
略称： ＺＣＯＭＺＰ ）ＣＯＭＭＡＮＤ／ＺＯＮＥ信
号に対するパリティである。
略称： ＺＣＯＭＺＰ ）ＣＯＭＭＡＮＤ／ＺＯＮＥ信
号に対するパリティである。
パリティは奇数ノ９リティとする。
（５） ＲＥＱＵＥＳＴ ＦＲＯＭ ＣＰＵ／ＩＯ（略
称： ＺＣＰＵＩＯ）パス制御装置３０への要求がＣＰ
Ｕから（ＺＣＰＵＩＯ＝ ” ｉ ’ ）かＩ ／ ｏ
＜ ＺＣＰＵＩＯ＝″０”）かを表示する。本信号に
よってアドレス変換中のＰＴＷのプレゼントビットとし
てどのビットを使用するかを決定する。このラインはゾ
ルアップされて通常”０”になっているのでＩ１０ユニ
ットはこの信号を出力する必要はない。
称： ＺＣＰＵＩＯ）パス制御装置３０への要求がＣＰ
Ｕから（ＺＣＰＵＩＯ＝ ” ｉ ’ ）かＩ ／ ｏ
＜ ＺＣＰＵＩＯ＝″０”）かを表示する。本信号に
よってアドレス変換中のＰＴＷのプレゼントビットとし
てどのビットを使用するかを決定する。このラインはゾ
ルアップされて通常”０”になっているのでＩ１０ユニ
ットはこの信号を出力する必要はない。
（６） ＲＥＡＬ／ＶＩＲＴＵＡＬ 、ＭＯＤＥ （略
称： ＺＶＭＯＤＥ）バス制御装置３０に送られたアド
レスが実アドレスか仮想アドレスかをバス上にアドレス
が送出されているサイクルで指定する。
称： ＺＶＭＯＤＥ）バス制御装置３０に送られたアド
レスが実アドレスか仮想アドレスかをバス上にアドレス
が送出されているサイクルで指定する。
（７） ＥＮＤ ＯＦ ＣＹＣＬＥ （略称： ＺＥＮ
Ｄｉ ）バス制御装置３０に対するアクセスがあるとそ
の後２サイクル以降にＺＥＮＤｉと共にＤＡＣを返す。
Ｄｉ ）バス制御装置３０に対するアクセスがあるとそ
の後２サイクル以降にＺＥＮＤｉと共にＤＡＣを返す。
（８） ＢＣＵ ＡＣＴＩＯＮ Ｃ０ＤＥ （略称：
ＺＢＡＣｎ ｎ＝０〜３ ）パス制御装置３０の動作を
４ビツトのコードで返す。
ＺＢＡＣｎ ｎ＝０〜３ ）パス制御装置３０の動作を
４ビツトのコードで返す。
コード
００ＸＸ Ｎｏｒｍａｌ
０１ Ｘ Ｘ Ｐａｇｉｎｇ Ｅｒｒｏｒ０１００仮想
空間がない ０１０１ ミックングページとなった ０１１０サイズエラーである ０１１１ 実メモリの存在しない番地である １ ０ ＸＸ Ｉｌｌｅｇａｌ Ａｃｃｅｓｓｌｏｏｏ
ＲＥＡＬ ＭＯＤＥ時ＮＥＡ１００１ Ｕｎｄｅｆｉ
ｎｅｄ ＲＥＧ−ＣＯＤＥｌ ０１０ ＩＣ５ＴＡＣＫ
ＥＭＰＴＹｌｌＸＸ Ｍｅｍｏｒｙ Ｄｏｕｂｌｅ−
Ｅｒｒｏｒ（９） ＦＩＲ８Ｔ ＣＯＭＭＡＮＤ （略
称： ＺＦＳＴＣＭ）コマンドシーケンスが複数サイク
ルに渡る時最初のサイクル、又は１サイクルで終了する
コマンドの場合はそのサイクルで１”になって最初のコ
マンドが送られている事を表わす。
空間がない ０１０１ ミックングページとなった ０１１０サイズエラーである ０１１１ 実メモリの存在しない番地である １ ０ ＸＸ Ｉｌｌｅｇａｌ Ａｃｃｅｓｓｌｏｏｏ
ＲＥＡＬ ＭＯＤＥ時ＮＥＡ１００１ Ｕｎｄｅｆｉ
ｎｅｄ ＲＥＧ−ＣＯＤＥｌ ０１０ ＩＣ５ＴＡＣＫ
ＥＭＰＴＹｌｌＸＸ Ｍｅｍｏｒｙ Ｄｏｕｂｌｅ−
Ｅｒｒｏｒ（９） ＦＩＲ８Ｔ ＣＯＭＭＡＮＤ （略
称： ＺＦＳＴＣＭ）コマンドシーケンスが複数サイク
ルに渡る時最初のサイクル、又は１サイクルで終了する
コマンドの場合はそのサイクルで１”になって最初のコ
マンドが送られている事を表わす。
（１１ＴＲＡＮＳＭＩＴ （略称； ＺＸＭＩＴ ＞Ｚ
ＢＳｉＯＫが１”になっているユニットに次のサイクル
でパス制御架Ｎ′３０からデータを送出する事を表わす
。但しＳＩＯコマンドではＺＸＭＩＴは特殊な使われ方
をする。
ＢＳｉＯＫが１”になっているユニットに次のサイクル
でパス制御架Ｎ′３０からデータを送出する事を表わす
。但しＳＩＯコマンドではＺＸＭＩＴは特殊な使われ方
をする。
転送確認用信号
（１） ＣＯＮＦＩＲＭ（略称： ＺＣＯＮＦｉ ｎ＝
ｏ〜３ ）受信確認の為の信号でアシ、アドレス／デー
タ受信から２バスサイクル後にパス上に送出される。
ｏ〜３ ）受信確認の為の信号でアシ、アドレス／デー
タ受信から２バスサイクル後にパス上に送出される。
送信装置は２バスサイクル目のＣ０ＮＦ Ｉ ＲＭライ
ンを調べて、正常動作を確認する。
ンを調べて、正常動作を確認する。
Ｃ０ＮＦ Ｉ ＲＭの意味とコード
１１００”・・・ＮＯＲＭＡＬ
データ、コマンド、アドレス等が
正しく受信された事を示す。
°１０１”・・・ＢＵＳＹ
受信装置が他の処理を行なってい
て、データ、コマンド、アドレス
等を受けられないことを示す。
＊自分がｌ１０ｆたけメモリにリ
ード要求を出したユニットは、そ
れに対する応答（ＲＥＳＰＯＮＳＥＤＡＴＡ ）に関し
てＢＵＳＹを返してはならない。
てＢＵＳＹを返してはならない。
”１０”・・・ＢＵＳ ＰＡＲＩＴＹ ＥＲＲＯＲＺＤ
ＡＤライン又はＺ ＣＯＭＺラインに／’Ｐリティエラ
ーがあったことを示 す。
ＡＤライン又はＺ ＣＯＭＺラインに／’Ｐリティエラ
ーがあったことを示 す。
°°１１”・・・Ｎｏ ＲＥＳＰＯＮＳＥ・存在しない
ユニツ＋へのアクセス 、 ＩＬＬＥＧＡＬ ＢＵＳ ５ＥＱＵＥＮＳＥ、ＩＬ
ＬＥＧＡＬ ＣＯＭＭＡＮＤ 、ユニットの異常による無応答 等の場合、Ｎｏ ＲＥＳＰＯＮＳＥとなる。
ユニツ＋へのアクセス 、 ＩＬＬＥＧＡＬ ＢＵＳ ５ＥＱＵＥＮＳＥ、ＩＬ
ＬＥＧＡＬ ＣＯＭＭＡＮＤ 、ユニットの異常による無応答 等の場合、Ｎｏ ＲＥＳＰＯＮＳＥとなる。
割込関係の信号
ＩＮＴＥＲＲＵＰＴ ＲＥＱＵＥＳＴ （略称： ＺＩ
ＮＴＲＱ、 ）Ｉｌｏの起動とＩｌｏからの割込みは以
下の順序で行なわれる。
ＮＴＲＱ、 ）Ｉｌｏの起動とＩｌｏからの割込みは以
下の順序で行なわれる。
（ａ） ＣＰＵ１ｄ、ＳＩＯコマンドによシ指定された
ユニットへＣＰＨアドレスを送る。（ＳＩＯの送信及び
受付） （ｂ） ＳＩＯを受取ったユニットはＩ１０処理を開始
する。
ユニットへＣＰＨアドレスを送る。（ＳＩＯの送信及び
受付） （ｂ） ＳＩＯを受取ったユニットはＩ１０処理を開始
する。
（Ｃ）処理終了後、各ユニットはバス制御装置３０ ヘ
ｐｒｉｔｅ Ｉｎｔｅｒｒｕｐｔ Ｃｅ１ｌ コ？ンド
を用いてバス制御装置３０のＩＣスタックへインタラブ
ト−セルを書き込む。ただしＩＣ５ｔａｃｋ Ｆｕｌｌ
ならＷｒｉｔｅ Ｉｎｔｅｒｒｕｐｔ Ｃｅ１ｌコマン
ドはださないこと。
ｐｒｉｔｅ Ｉｎｔｅｒｒｕｐｔ Ｃｅ１ｌ コ？ンド
を用いてバス制御装置３０のＩＣスタックへインタラブ
ト−セルを書き込む。ただしＩＣ５ｔａｃｋ Ｆｕｌｌ
ならＷｒｉｔｅ Ｉｎｔｅｒｒｕｐｔ Ｃｅ１ｌコマン
ドはださないこと。
（ｄ） バス制御装置３０はスタックにエントリーがで
きるとＣＰＵへ割込みをかける。（ＺＩＮＴＲＥＱを使
う） （ｅ） ＣＰＵは割込み信号を受けるとバス制御装置３
０にたいしＲｅａｄ Ｉｎｔｅｒｒｕｐｔ Ｃｅ１ｌコ
マンドを送り、セルデータを要求する。
きるとＣＰＵへ割込みをかける。（ＺＩＮＴＲＥＱを使
う） （ｅ） ＣＰＵは割込み信号を受けるとバス制御装置３
０にたいしＲｅａｄ Ｉｎｔｅｒｒｕｐｔ Ｃｅ１ｌコ
マンドを送り、セルデータを要求する。
（ｆ） バス制御装置３０はデータを送信後ＩＣスタッ
クが空になるまでＺＩＮＴＲＥＲをだしつづけ、空にな
るとＺＩＮＴＲＥＱを止める。
クが空になるまでＺＩＮＴＲＥＲをだしつづけ、空にな
るとＺＩＮＴＲＥＱを止める。
（ｇ） バス制御装置３０のＩＣスタックの、あきスペ
ースが残り一つになるとバス制御装置３０はＺＳ ＴＫ
ＦＬを使って、セルデータが送られるのを禁止する。
ースが残り一つになるとバス制御装置３０はＺＳ ＴＫ
ＦＬを使って、セルデータが送られるのを禁止する。
その他の信号
ＴＩＭＥＲＩＮＴＥＲＲＵＰＴ （略称； ＺＷＤＩＮ
Ｔ ）バス制御装置３０のｗＤＴ（Ｗａｔｃｂ ｄｏｇ
ｔｉｍｅｒ ）の割込み条件が発生するとこのライン
を使ってＣＰＵに通報する。
Ｔ ）バス制御装置３０のｗＤＴ（Ｗａｔｃｂ ｄｏｇ
ｔｉｍｅｒ ）の割込み条件が発生するとこのライン
を使ってＣＰＵに通報する。
第５図（ａ） ｌ （ｂ）はそれぞれ本発明の一実施例
に於ける各装置間のデータ通信動作を説明するだメツバ
スコマンドシーケンス例を示ｔ、タモ（７）テ、図（ａ
）は主記憶４０からの読出しコマンドのシーケンスを示
し、図（ｂ）は入出力開始コマンドのシーケンスを示し
ている。
に於ける各装置間のデータ通信動作を説明するだメツバ
スコマンドシーケンス例を示ｔ、タモ（７）テ、図（ａ
）は主記憶４０からの読出しコマンドのシーケンスを示
し、図（ｂ）は入出力開始コマンドのシーケンスを示し
ている。
ここで第１図乃至第５図（ａ） 、 （ｂ）を参照して
本発明の一実施例を説明する。先ず第５図（ａ）に示す
主記憶読出しコマンド（メモリリードコマンド）のシー
ケンスを例にとシ、装置２０（ｉ）とノ４ス制御装置３
０との間に於けるデータ通信制御についてその動作を説
明する。バス１０上に接続された複数の装置２０・・・
のうち、成る装置２０（ｉ）から、ＺＢＳｉＲＱ （ハ
ス使用要求）が送出されることにより、この信号が信号
線１２を介してバス制御装置３０内のバス使用権決定回
路３ノに受付けられる。バス制御装函３０内のバス使用
権決定回路３１は、その要求に応答して、バス使用優先
度を決定し、バスの使用を許可すると、信号線１３を介
して対応する装置２０（ｉ）１に、ＺＢＳｉＯＫ （バ
ス使用許可）を送出する。装置２０（ｉ）はと（７）Ｚ
ＢＳｉＯＫを受取ると、バス１０（Ｄ使用が可能である
ことを認識し、次のバスサイクルでバス１０を使用する
。即ち、ここでは、コマンド（メモリリードコマンド）
、アドレス、及びＺＦＳＴＣＭがバス１０を介してバス
制御装置に３０に送出される。このバス１０上の情報に
従い主記憶４０が読出し制御される。この際、バス制御
装置３０に於いて、バス１０上のコマンド、アドレス、
及びＺＦＳＴＣＭが何れの装置から送出されたものであ
るかは、既にバス使用権決定回路３１によって認識され
ている。バス制御袋ｊｆｌ ３０は主記憶４０より読出
されたデータを装置２０ （ｉ）に送付する際、バス使
用権決定回路３１よシ、信号線１３のうぢの装置２０（
１）に固有の信号線７．９（ｉ）に、ＺＢＳｉＯＫを送
出するとともに、同サイクルにて、共通の信号線１４に
、ＺＸＭＩＴを送出する。装置２０（１）は、上記信号
線１３ ヨ９ ＺＢＳｉＯＫを受け、信号ｍ１４よｐＺ
ＸＭＩＴを受けると、データの受信時期を認識し、次の
バスサイクルでコマンドとデータ（読出しデータ）を受
信する。
本発明の一実施例を説明する。先ず第５図（ａ）に示す
主記憶読出しコマンド（メモリリードコマンド）のシー
ケンスを例にとシ、装置２０（ｉ）とノ４ス制御装置３
０との間に於けるデータ通信制御についてその動作を説
明する。バス１０上に接続された複数の装置２０・・・
のうち、成る装置２０（ｉ）から、ＺＢＳｉＲＱ （ハ
ス使用要求）が送出されることにより、この信号が信号
線１２を介してバス制御装置３０内のバス使用権決定回
路３ノに受付けられる。バス制御装函３０内のバス使用
権決定回路３１は、その要求に応答して、バス使用優先
度を決定し、バスの使用を許可すると、信号線１３を介
して対応する装置２０（ｉ）１に、ＺＢＳｉＯＫ （バ
ス使用許可）を送出する。装置２０（ｉ）はと（７）Ｚ
ＢＳｉＯＫを受取ると、バス１０（Ｄ使用が可能である
ことを認識し、次のバスサイクルでバス１０を使用する
。即ち、ここでは、コマンド（メモリリードコマンド）
、アドレス、及びＺＦＳＴＣＭがバス１０を介してバス
制御装置に３０に送出される。このバス１０上の情報に
従い主記憶４０が読出し制御される。この際、バス制御
装置３０に於いて、バス１０上のコマンド、アドレス、
及びＺＦＳＴＣＭが何れの装置から送出されたものであ
るかは、既にバス使用権決定回路３１によって認識され
ている。バス制御袋ｊｆｌ ３０は主記憶４０より読出
されたデータを装置２０ （ｉ）に送付する際、バス使
用権決定回路３１よシ、信号線１３のうぢの装置２０（
１）に固有の信号線７．９（ｉ）に、ＺＢＳｉＯＫを送
出するとともに、同サイクルにて、共通の信号線１４に
、ＺＸＭＩＴを送出する。装置２０（１）は、上記信号
線１３ ヨ９ ＺＢＳｉＯＫを受け、信号ｍ１４よｐＺ
ＸＭＩＴを受けると、データの受信時期を認識し、次の
バスサイクルでコマンドとデータ（読出しデータ）を受
信する。
次に、第５図（ｂ）に示す入出力開始コマンド（ＳＩＯ
コマンド）のシーケンスを例にとり、装置２ ’（１）
＃ ２ ’（Ｊ）間に於けるデータ通信制御について
その動作を説明する。ここでは、送信側の処理装置をＣ
ＰＵ ２ （Ｊ（ｉ）とし、受信側の処理装置をＩＯＰ
２０ （ｊ）として説明を行なう。ＣＰＵ ２０ （
ｉ）がバス１０の使用許可を得るまでの動作は上記した
メモリリードコマンドの場合と同様である。
コマンド）のシーケンスを例にとり、装置２ ’（１）
＃ ２ ’（Ｊ）間に於けるデータ通信制御について
その動作を説明する。ここでは、送信側の処理装置をＣ
ＰＵ ２ （Ｊ（ｉ）とし、受信側の処理装置をＩＯＰ
２０ （ｊ）として説明を行なう。ＣＰＵ ２０ （
ｉ）がバス１０の使用許可を得るまでの動作は上記した
メモリリードコマンドの場合と同様である。
ＣＰＵ ２０（ｉ）は、バス１０の使用が許可されると
、即ち、信号線１３を介して、ＺＢＳｉＯＫを受けると
、最初のバスサイクルで、コマンド（ＳＩＯコマンド）
、及びＺＦＳＴＣＭを送出するとともに、相手装置、即
ちＩＯＰ ２１１１（ｊ）の装置番号（ＤＩＤ ）をデ
ータ／アドレスライン１１上に送出する。バス制御装置
３０はこのバス１０上の情報を受けると、そのコマンド
を解釈し、装置間通信用のコマンド、即ちここでは入出
力開始指示コマンド（ＳＩＯコマンド）であると、デー
タ受信装置指示回路３２により、データ／アドレスライ
ン１１上の装置番号（ＤＩＤ ）をデコードし、相手装
置（ＩＯＰ２０ （ｊ） ）を認識した後、次のバスサ
イクルで、その認識した装置即ちＩＯＰ 、？ ｏ （
ｊ）に固有の脅傍線１．９（ｊ）に、ＺＢＳｉＯＫを送
出し、同時に共通の信−傍線１４に、ＺＸＭＩ Ｔを送
出する。ＩＯＰ 、？ ｏ （ｊ）は、信号線７３（ｊ
）を介してＺＢＳｉＯＫを受け、同時に信号線１４を介
してＺＸＭＩＴを受けると、データ受信時期を認識し、
次のバスサイクルでバス１０上のコマンド及びデータを
受信する。ここでは、ＣＰＵ ２０ （ｉ）が、入出力
開始指示コマンド（ｓｒ。
、即ち、信号線１３を介して、ＺＢＳｉＯＫを受けると
、最初のバスサイクルで、コマンド（ＳＩＯコマンド）
、及びＺＦＳＴＣＭを送出するとともに、相手装置、即
ちＩＯＰ ２１１１（ｊ）の装置番号（ＤＩＤ ）をデ
ータ／アドレスライン１１上に送出する。バス制御装置
３０はこのバス１０上の情報を受けると、そのコマンド
を解釈し、装置間通信用のコマンド、即ちここでは入出
力開始指示コマンド（ＳＩＯコマンド）であると、デー
タ受信装置指示回路３２により、データ／アドレスライ
ン１１上の装置番号（ＤＩＤ ）をデコードし、相手装
置（ＩＯＰ２０ （ｊ） ）を認識した後、次のバスサ
イクルで、その認識した装置即ちＩＯＰ 、？ ｏ （
ｊ）に固有の脅傍線１．９（ｊ）に、ＺＢＳｉＯＫを送
出し、同時に共通の信−傍線１４に、ＺＸＭＩ Ｔを送
出する。ＩＯＰ 、？ ｏ （ｊ）は、信号線７３（ｊ
）を介してＺＢＳｉＯＫを受け、同時に信号線１４を介
してＺＸＭＩＴを受けると、データ受信時期を認識し、
次のバスサイクルでバス１０上のコマンド及びデータを
受信する。ここでは、ＣＰＵ ２０ （ｉ）が、入出力
開始指示コマンド（ｓｒ。
コマンド）及びチャネルコマンドの先頭アドレスをバス
１θ上に送出し、これがＩＯＰ 、？ ｏ （ｊ）に受
信される。このようにして、ＣＰＵ ２０ （ｉ）から
ｒｏｐ 、？ ｏ （ｊ）へのコマンド／データの転送
が行なわれる。
１θ上に送出し、これがＩＯＰ 、？ ｏ （ｊ）に受
信される。このようにして、ＣＰＵ ２０ （ｉ）から
ｒｏｐ 、？ ｏ （ｊ）へのコマンド／データの転送
が行なわれる。
上述の如くして、装置２０・・・とバス制御装置３０（
主記憶４０）との間、及び装置２０（Ｉ）。
主記憶４０）との間、及び装置２０（Ｉ）。
２０（ｊ）間のデータ送受がバス１０を介して任意選択
的に行なわれる。このようなバス制御手段によシ、バス
１０上の各装置は常にバス制御装置庁３０を介して主記
憶４０とだけ通信することができるような送受の制御を
すればよく、装置間の通信のための制御を考慮する必要
はない。
的に行なわれる。このようなバス制御手段によシ、バス
１０上の各装置は常にバス制御装置庁３０を介して主記
憶４０とだけ通信することができるような送受の制御を
すればよく、装置間の通信のための制御を考慮する必要
はない。
従って送信装置番号、受信装置番号の伝送ライン、及び
装置番号の認識回路等が不要となシ、システム構成が大
幅に簡素化できる。又、自装ｊｆＫデータが送られて来
る時は、常に予めその旨が通知されるので、タイミング
設計が容易になるとともに、この面でもハードウェア構
成の＊ｔｌ素化が計れる。
装置番号の認識回路等が不要となシ、システム構成が大
幅に簡素化できる。又、自装ｊｆＫデータが送られて来
る時は、常に予めその旨が通知されるので、タイミング
設計が容易になるとともに、この面でもハードウェア構
成の＊ｔｌ素化が計れる。
以上詳記したように本発明によれば、一つのバス上に複
数の処理装置、及びこれら各処理装置のバス使用権を決
定するバス制御装置が接続されるバス方式の情報処理シ
ステムに於いて、上記処理装置から上記バス制御装置に
対し、個別にバス使用要求を通知する装置別の信号線と
、上記バス制御装置から上記各処理装置に対し、共通に
データ受信時期を知らせる共通の信号線と、この信号線
の信号との組合わせによシ上記パス制御装置から特定の
処理装置に対し、個別にバスの使用許可、又はバス上デ
ータの取込みタイミングを知らせる装置別の信号線とを
有してなるバス構造としたことによシ、上記バス上につ
々がる各装置間のデータ転送に際し、各装置が装置番号
の通知、解読を行なうことなく、バス上につながれた任
意の装置間で効率よくデータ転送を行なうことができる
バス上に接続された装置間の通信方式が提供できる。
数の処理装置、及びこれら各処理装置のバス使用権を決
定するバス制御装置が接続されるバス方式の情報処理シ
ステムに於いて、上記処理装置から上記バス制御装置に
対し、個別にバス使用要求を通知する装置別の信号線と
、上記バス制御装置から上記各処理装置に対し、共通に
データ受信時期を知らせる共通の信号線と、この信号線
の信号との組合わせによシ上記パス制御装置から特定の
処理装置に対し、個別にバスの使用許可、又はバス上デ
ータの取込みタイミングを知らせる装置別の信号線とを
有してなるバス構造としたことによシ、上記バス上につ
々がる各装置間のデータ転送に際し、各装置が装置番号
の通知、解読を行なうことなく、バス上につながれた任
意の装置間で効率よくデータ転送を行なうことができる
バス上に接続された装置間の通信方式が提供できる。
に於ける要部のバス接続構成を示すブロック図、第３図
、及び第４図（ａ） 、、 （ｂ）はそれぞれ上記実施
例に於けるバスの使用タイミングを説明するだめの図、
第５図（ａ） 、 （ｂ）はそれぞれ上記実施例の動作
を説明するためのバスコマンドシーケンス例を示す図で
ある。 １０・・・バス、１１・・・データ／アドレスライン、
１２．１３・・・装置別信号線、１４・・・共通信号線
、２０・・・装置（処理装置）、３０・・・バス制御装
置、３ノ・・・バス使用権決定回路、３２・・・データ
受信装置指示回路、４０・・・主記憶。 出願人代理人 弁理士 鈴 江 武 彦第１図 第３ 図 へ゛スブイ２ル ｌ １１ 第４ 図
、及び第４図（ａ） 、、 （ｂ）はそれぞれ上記実施
例に於けるバスの使用タイミングを説明するだめの図、
第５図（ａ） 、 （ｂ）はそれぞれ上記実施例の動作
を説明するためのバスコマンドシーケンス例を示す図で
ある。 １０・・・バス、１１・・・データ／アドレスライン、
１２．１３・・・装置別信号線、１４・・・共通信号線
、２０・・・装置（処理装置）、３０・・・バス制御装
置、３ノ・・・バス使用権決定回路、３２・・・データ
受信装置指示回路、４０・・・主記憶。 出願人代理人 弁理士 鈴 江 武 彦第１図 第３ 図 へ゛スブイ２ル ｌ １１ 第４ 図
Claims (1)
- 一つのバス上に複数の処理装置、及びこれら各処理装置
のバス使用権を決定するバス制御装置が接続されるバス
方式の情報処理システムに於いて、前記各処理装置から
個別に前記バス制御装置に信号を送付する第１の装置別
信号線と、この第１の装置別信号線を介してバス使用要
求を送付する手段と、前記バス制御装置から前記各処理
装置に個別に信号を送付する第２の装置θ別信号線と、
この第２の装置別信号線を介し、前記バス使用要求に応
答してバス使用許可をバス使用要求めあった処理装置に
送付する手段と、前記バス制御装置から前記谷処理装憤
“に共通の信号を送付する共通信号線と、この共通信号
線を介し、前記処理装置へのデータ転送に際してデータ
受信時期を知らせる受信時期通知信号を送付する手段と
、前記バス制御装置に設けられ、前記処理装置間のデー
タ転送に際してデータライン上の一部又は全部のデータ
を装置番号と見なしてデコードし、対応する装置を認識
する手段、及びこの認識された装置番号にもとづいて前
記第２の装置別信号線、及び前記共通信号線を介し、前
記装置番号で示される処理装置にデータの受信を指示す
る信号を送付する手段とを具備し、同一バス上に繋がる
装置相互間のデータ転送時に於ける受信側装置の認識及
び指示を前記バス制御装置にて行なうことを特徴とした
バス上に接続された装置間の通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59015477A JPH0769886B2 (ja) | 1984-01-31 | 1984-01-31 | バス上に接続された装置間の通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59015477A JPH0769886B2 (ja) | 1984-01-31 | 1984-01-31 | バス上に接続された装置間の通信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60159960A true JPS60159960A (ja) | 1985-08-21 |
| JPH0769886B2 JPH0769886B2 (ja) | 1995-07-31 |
Family
ID=11889876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59015477A Expired - Lifetime JPH0769886B2 (ja) | 1984-01-31 | 1984-01-31 | バス上に接続された装置間の通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0769886B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6263360A (ja) * | 1985-09-12 | 1987-03-20 | Nec Corp | モジュール間データ転送装置 |
| KR100451789B1 (ko) * | 2001-10-16 | 2004-10-08 | 엘지전자 주식회사 | 자원 공유를 위한 프로세서 중재장치 및 중재방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4873034A (ja) * | 1971-12-29 | 1973-10-02 | ||
| JPS5466043A (en) * | 1977-11-05 | 1979-05-28 | Fujitsu Ltd | Common-bus occupying system |
| JPS54150939A (en) * | 1978-05-19 | 1979-11-27 | Oki Electric Ind Co Ltd | Bus control system |
-
1984
- 1984-01-31 JP JP59015477A patent/JPH0769886B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4873034A (ja) * | 1971-12-29 | 1973-10-02 | ||
| JPS5466043A (en) * | 1977-11-05 | 1979-05-28 | Fujitsu Ltd | Common-bus occupying system |
| JPS54150939A (en) * | 1978-05-19 | 1979-11-27 | Oki Electric Ind Co Ltd | Bus control system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6263360A (ja) * | 1985-09-12 | 1987-03-20 | Nec Corp | モジュール間データ転送装置 |
| KR100451789B1 (ko) * | 2001-10-16 | 2004-10-08 | 엘지전자 주식회사 | 자원 공유를 위한 프로세서 중재장치 및 중재방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0769886B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4418382A (en) | Information exchange processor | |
| CA1227879A (en) | Buffer system for input/output portion of digital data processing system | |
| US4695952A (en) | Dual redundant bus interface circuit architecture | |
| US4245307A (en) | Controller for data processing system | |
| US4763249A (en) | Bus device for use in a computer system having a synchronous bus | |
| EP0063334B1 (en) | Data processing apparatus for a multiprocessor system | |
| US4961140A (en) | Apparatus and method for extending a parallel synchronous data and message bus | |
| US4769768A (en) | Method and apparatus for requesting service of interrupts by selected number of processors | |
| EP0139563B1 (en) | Control mechanism for multiprocessor system | |
| EP0035790A2 (en) | Processor intercommunication system and method | |
| EP0301610B1 (en) | Data processing apparatus for connection to a common communication path in a data processing system | |
| US5752076A (en) | Dynamic programming of bus master channels by intelligent peripheral devices using communication packets | |
| US6189062B1 (en) | Apparatus and method for address translation in bus bridge devices | |
| JPS59111561A (ja) | 複合プロセツサ・システムのアクセス制御方式 | |
| JPH0473176B2 (ja) | ||
| US5566345A (en) | SCSI bus capacity expansion controller using gating circuits to arbitrate DMA requests from a plurality of disk drives | |
| KR100602855B1 (ko) | 이중 모드 버스 브리지를 구비하는 장치 | |
| US20030065862A1 (en) | Computer system and method for communications between bus devices | |
| JPS621057A (ja) | 転送制御装置 | |
| JPS6246025B2 (ja) | ||
| JPH0769886B2 (ja) | バス上に接続された装置間の通信方式 | |
| US5987558A (en) | Method and apparatus for resolving over lapping selection and reselection operations of SCSI bus protocols | |
| KR880000462B1 (ko) | 멀티프로세서 시스템에 있어서의 데이터전송장치 | |
| JPH05250310A (ja) | データ処理装置 | |
| JP2580382B2 (ja) | 入出力命令の高速化方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |