JPS6016015A - パルス幅調整回路 - Google Patents
パルス幅調整回路Info
- Publication number
- JPS6016015A JPS6016015A JP12271483A JP12271483A JPS6016015A JP S6016015 A JPS6016015 A JP S6016015A JP 12271483 A JP12271483 A JP 12271483A JP 12271483 A JP12271483 A JP 12271483A JP S6016015 A JPS6016015 A JP S6016015A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse width
- reference voltage
- pulse
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｔａｌ 発明の技術分野
本発明は、電子計算機等に用いる高速パルスのパルス幅
調整回路に関する。
調整回路に関する。
（ｂｌ 技術の背景
近年、半導体集積回路の開発並びに実装技術の進歩に伴
い、アクセス時間の短い高速の電子計算機が実現し、高
速パルスでの演算処理や制御処理が実施されている。パ
ルス技術の応用として、ＤＣ−ＤＣコンバータの定電圧
電源制御にパルス幅を可変して出力電圧を制御する方式
等、パルス幅を制御し調整する各種の回路方式が提案さ
れている。
い、アクセス時間の短い高速の電子計算機が実現し、高
速パルスでの演算処理や制御処理が実施されている。パ
ルス技術の応用として、ＤＣ−ＤＣコンバータの定電圧
電源制御にパルス幅を可変して出力電圧を制御する方式
等、パルス幅を制御し調整する各種の回路方式が提案さ
れている。
パルス幅調整回路として、公知のＣＲ積可変による単安
定マルチバイブレータがあるが、低速領域では有効であ
るが、最近の高速パルス用特に１０Ｍ１ｌｚ以上の高速
パルスとしては望ましくない。また、遅延回路或いは終
端抵抗による方法も用いられているが、可変範囲が狭く
インピーダンスの不整合による反射波の発生を伴う為、
あまり好ましくない。これ等の問題点を解決するため、
昭和５６年５月２１日付で出願した特願昭５６−７６９
８４号のパルス幅調整回路が提案されている。本発明は
この特許に対する改良である。
定マルチバイブレータがあるが、低速領域では有効であ
るが、最近の高速パルス用特に１０Ｍ１ｌｚ以上の高速
パルスとしては望ましくない。また、遅延回路或いは終
端抵抗による方法も用いられているが、可変範囲が狭く
インピーダンスの不整合による反射波の発生を伴う為、
あまり好ましくない。これ等の問題点を解決するため、
昭和５６年５月２１日付で出願した特願昭５６−７６９
８４号のパルス幅調整回路が提案されている。本発明は
この特許に対する改良である。
（Ｃ）従来技術と問題点
特願昭５６−７６９８４号のパルス幅調整回路について
概略説明する。第１図は従来のパルス幅調整回路の回路
構成ブロック図を示し、第２図〜第３図ｆ８＋及び（ト
））はパルス波形図を示す。１はパルス幅調整回路の入
力側に接続されるドライバ回路、２は第１の比較回路、
３は第２の比較回路、４は可変抵抗器、５〜８は固定抵
抗を示す。
概略説明する。第１図は従来のパルス幅調整回路の回路
構成ブロック図を示し、第２図〜第３図ｆ８＋及び（ト
））はパルス波形図を示す。１はパルス幅調整回路の入
力側に接続されるドライバ回路、２は第１の比較回路、
３は第２の比較回路、４は可変抵抗器、５〜８は固定抵
抗を示す。
基準電圧設定用電圧（以下Ｖｃｃと略称する）は可変抵
抗器４の抵抗値調整用端子に印加される。
抗器４の抵抗値調整用端子に印加される。
可変抵抗器４である設定位置での比較回路２の基準電圧
をＶｘ、比較回路３の基準電圧をｖｙとする。
をＶｘ、比較回路３の基準電圧をｖｙとする。
比較回路２と、比較回路３の動作特性及びパルス振幅”
Ｈ”〜”Ｌ”に伴う設定可能の上限闇値をＶＩＩＳ、下
限闇値をＶＬＳとする。比較回路２の入力端子をＡ、比
較回路３の入力端子をＢ、比較回路３の出力端子をＣと
する。
Ｈ”〜”Ｌ”に伴う設定可能の上限闇値をＶＩＩＳ、下
限闇値をＶＬＳとする。比較回路２の入力端子をＡ、比
較回路３の入力端子をＢ、比較回路３の出力端子をＣと
する。
Ｖｘ＜Ｖｙにおいて、へ端子には第２図に示すパルス振
幅の人力パルスがドライバ回路１より与えられ、入力パ
ルスの立ち上がり及び立ち下がりに従い、比較回路２に
おいて下限閾値Ｖ１．Ｓに設定された基準電圧Ｖにと比
較され、第３図Ｆａｌのへ波形図の通り、入力パルスが
νにと一致する点で、入力パルスと逆相のパルスを第３
図＋ａｌのＢ波形図の通りトリガし゛ζ出力し、後続す
る比較回路３の入力とする。比較回路３において」１限
閾値ＶＩＩＳに設定された基準電圧ｖｙと比較され、１
８）のＢパルスがｖｙと一致する点で、（ａ）のＢパル
スと逆相のパルスを第３図＋ａｌのＣ波形図の通り１−
リガして出力端子Ｃに出力する。
幅の人力パルスがドライバ回路１より与えられ、入力パ
ルスの立ち上がり及び立ち下がりに従い、比較回路２に
おいて下限閾値Ｖ１．Ｓに設定された基準電圧Ｖにと比
較され、第３図Ｆａｌのへ波形図の通り、入力パルスが
νにと一致する点で、入力パルスと逆相のパルスを第３
図＋ａｌのＢ波形図の通りトリガし゛ζ出力し、後続す
る比較回路３の入力とする。比較回路３において」１限
閾値ＶＩＩＳに設定された基準電圧ｖｙと比較され、１
８）のＢパルスがｖｙと一致する点で、（ａ）のＢパル
スと逆相のパルスを第３図＋ａｌのＣ波形図の通り１−
リガして出力端子Ｃに出力する。
次に、Ｖｘ ＞ Ｖｙにおいて、Ａ端子には第２図に示
すパルス振幅の入力パルスがドライバ回路１より与えら
れ、入力パルスの立ち」二かり及び立ち下がりに従い、
比較回路２において上限閾値ｖ１］Ｓに設定された基準
電圧Ｖｘと比較され、第３１ＰＪ（ｂｌのへ波形図の通
り、人力パルスがνにと一致する点で、人力パルスと逆
相のパルスを第３図（ｂｌのＢ波形図の 。
すパルス振幅の入力パルスがドライバ回路１より与えら
れ、入力パルスの立ち」二かり及び立ち下がりに従い、
比較回路２において上限閾値ｖ１］Ｓに設定された基準
電圧Ｖｘと比較され、第３１ＰＪ（ｂｌのへ波形図の通
り、人力パルスがνにと一致する点で、人力パルスと逆
相のパルスを第３図（ｂｌのＢ波形図の 。
通り１−リガして出力し、後続する比較回路３の入力と
する。比較回路３において下限閾値ＶＬＳに設定された
基準電圧Ｖｙと比較され、（旬のＢパルスがｖｙと一致
する点で、ｆｂｌのＢパルスと逆相のパルスを第３図（
ｂ）のＣ波形図の通すトリガして出力端子Ｃに出力する
。
する。比較回路３において下限閾値ＶＬＳに設定された
基準電圧Ｖｙと比較され、（旬のＢパルスがｖｙと一致
する点で、ｆｂｌのＢパルスと逆相のパルスを第３図（
ｂ）のＣ波形図の通すトリガして出力端子Ｃに出力する
。
以上の通り可変抵抗器４の連続可変により、基準電圧Ｖ
Ｘ及びＶｙの値に従って、出力パルス幅をある範囲内に
おいて自由に調整できる。しかし、従来の回路には、温
度補償の機能を有していないため、温度一定でのパルス
幅調整範囲第３図（ａ）及びＱ）ｌの実線で示したパル
ス波形に対し、周囲温度が高くなった時は、第３図（ａ
ｌ及び（ｂｌの一点破線で示す波形となり、（ｂｌのＣ
波形の最小幅が大きくなる。
Ｘ及びＶｙの値に従って、出力パルス幅をある範囲内に
おいて自由に調整できる。しかし、従来の回路には、温
度補償の機能を有していないため、温度一定でのパルス
幅調整範囲第３図（ａ）及びＱ）ｌの実線で示したパル
ス波形に対し、周囲温度が高くなった時は、第３図（ａ
ｌ及び（ｂｌの一点破線で示す波形となり、（ｂｌのＣ
波形の最小幅が大きくなる。
また、周囲温度が低くなった時は点線で示す波形となり
、（ａｔのＣ波形の最大幅が小さくなる。その理由は、
第４図に示すドライバ回路１の基本回路図において、出
力端子りよりパルス幅調整回路に入力する人力パルスが
、エミソクホロワ用トランジスタ９の温度依存性により
、内部ダイオードの特性の変化により変動すると共に、
第５図に示す比較回路２０基本回路図において、出力端
子Ｅより比較回路３に入力する入力パルスが、出カニミ
ッタホロワ用トランジスタ１０の温度依存性により、内
部ダイオードの特性の変化により変動するためである。
、（ａｔのＣ波形の最大幅が小さくなる。その理由は、
第４図に示すドライバ回路１の基本回路図において、出
力端子りよりパルス幅調整回路に入力する人力パルスが
、エミソクホロワ用トランジスタ９の温度依存性により
、内部ダイオードの特性の変化により変動すると共に、
第５図に示す比較回路２０基本回路図において、出力端
子Ｅより比較回路３に入力する入力パルスが、出カニミ
ッタホロワ用トランジスタ１０の温度依存性により、内
部ダイオードの特性の変化により変動するためである。
これ等は実際の使用温度範囲において１５〜２０％狭い
範囲で使用することとなり、結果として使用可能パルス
幅調整幅が周囲温度により狭くなる欠点を有していた。
範囲で使用することとなり、結果として使用可能パルス
幅調整幅が周囲温度により狭くなる欠点を有していた。
（ｄｉ 発明の目的
本発明は、この従来の欠点を解決することを目的として
いる。
いる。
（ｅ） 発明の構成
上記目的は、入力電圧と基準電圧を比較し所定の電圧を
出力する第１の比較回路と第２の比較回路を有し、前記
第１と第２の比較回路を継続接続せしめると共に、前記
第１と第２の比較回路の基準電圧端子間は可変抵抗器を
含む直列抵抗で接続し、該可変抵抗器の抵抗値調整用端
子に基準電圧設定用電圧を印加し、前記第１と第２の比
較回路の基準電圧端子と接地間に、それぞれ抵抗とダイ
オードを直列に接続し、前記第１と第２の比較回路の基
準電圧を互いに関連付けて相反方向に変化せしめること
により、前記第１の比較回路に入力されるパルスに対し
、前記第２の比較回路から出力されるパルスの幅を連続
的に可変に制御するよう構成した本発明によって達成さ
れる。
出力する第１の比較回路と第２の比較回路を有し、前記
第１と第２の比較回路を継続接続せしめると共に、前記
第１と第２の比較回路の基準電圧端子間は可変抵抗器を
含む直列抵抗で接続し、該可変抵抗器の抵抗値調整用端
子に基準電圧設定用電圧を印加し、前記第１と第２の比
較回路の基準電圧端子と接地間に、それぞれ抵抗とダイ
オードを直列に接続し、前記第１と第２の比較回路の基
準電圧を互いに関連付けて相反方向に変化せしめること
により、前記第１の比較回路に入力されるパルスに対し
、前記第２の比較回路から出力されるパルスの幅を連続
的に可変に制御するよう構成した本発明によって達成さ
れる。
即ち、周囲温度により第１の比較回路の入力側に接続さ
れるドライバ回路と、第１の比較回路の出カニミッタホ
ロワ用トランジスタの内部ダイオードの特性が変化し、
上下限闇値が変動し、パルス幅を縮小させる現象であり
、第１と第２の比較回路の基準電圧端子と接地間に、そ
れぞれ接続されている抵抗にダイオードを追加し直列に
接続することにより、第１の比較回路の入力側に接続さ
れるドライバ回路と、第１の比較回路の出カニミッタホ
ロワ用トランジスタの内部ダイオードの特性の変化とが
、外部接続のダイオードの特性の変化と打ち消しあい、
温度補償を行うもので、特願昭５６−７６９８４号の改
良である。
れるドライバ回路と、第１の比較回路の出カニミッタホ
ロワ用トランジスタの内部ダイオードの特性が変化し、
上下限闇値が変動し、パルス幅を縮小させる現象であり
、第１と第２の比較回路の基準電圧端子と接地間に、そ
れぞれ接続されている抵抗にダイオードを追加し直列に
接続することにより、第１の比較回路の入力側に接続さ
れるドライバ回路と、第１の比較回路の出カニミッタホ
ロワ用トランジスタの内部ダイオードの特性の変化とが
、外部接続のダイオードの特性の変化と打ち消しあい、
温度補償を行うもので、特願昭５６−７６９８４号の改
良である。
（ｆｌ 発明の実施例
以下本発明の一実施例について説明する。第６図は本発
明に、１：るパルス幅調整回路の回路構成ブロック図を
示し、第７図（ａｌ及び（ｈ）は本発明によるパルス波
形図を示す。企図を通し、同一対象物は同一符号で示す
。１１と１２はダイオードであり、ダイオード１１は比
較回ｖＲ２の基準電圧端子と接地間の抵抗５と直列に接
続し、ダイオード１２は比較回路３の基準電圧端子と接
地間の抵抗８と直列に接続される。比較回路３の入力端
子をＦ、比較回路３の出力端子をＧとする。
明に、１：るパルス幅調整回路の回路構成ブロック図を
示し、第７図（ａｌ及び（ｈ）は本発明によるパルス波
形図を示す。企図を通し、同一対象物は同一符号で示す
。１１と１２はダイオードであり、ダイオード１１は比
較回ｖＲ２の基準電圧端子と接地間の抵抗５と直列に接
続し、ダイオード１２は比較回路３の基準電圧端子と接
地間の抵抗８と直列に接続される。比較回路３の入力端
子をＦ、比較回路３の出力端子をＧとする。
第６図の回路構成において、ドライバ回路１より比較回
路２の入力端子Ａに入力する入カバルスの立ち上がり及
び立ちＦがりに従い、比較回路３の出力端子Ｇに必要な
パルス幅のパルスを出力するまでの説明は、前記述と同
様なので省略する。
路２の入力端子Ａに入力する入カバルスの立ち上がり及
び立ちＦがりに従い、比較回路３の出力端子Ｇに必要な
パルス幅のパルスを出力するまでの説明は、前記述と同
様なので省略する。
実際の使用温度により、ドライバ回路１と比較回路２の
出カニミッタホロワ用ｌ・ランジスタの内部ダイオード
の特性が変化し、上下限閾値ＶＩＩＳと■１、Ｓが平行
移動する。比較回路２と比較回路３の基準電圧端子と接
地間に、それぞれ抵抗５、抵抗８に接続されているダイ
オード１１、ダイオード１２の特性も実際の使用温度で
同様に平行移動し、ダイオード特性同志で打ち消しあい
、温度補償の目的が達成される。従って、温度が高い時
も低い時も温度補償を行うため、相対的な関係は変わら
ず、第７図ｉａｌ、（ｋｌｌの各Ｃ波形に示す如く、温
度一定でのパルス幅調整範囲と同様となり、従来回路よ
り１５〜２０％パルス幅調整範囲を広く使用でき、温度
変動による出力パルス幅変動を小さく抑えることができ
る。また、可変抵抗器４を除いた回路で築積回路化する
ことにより、より良い温度補償を行うパルス幅調整回路
を提供することができる。
出カニミッタホロワ用ｌ・ランジスタの内部ダイオード
の特性が変化し、上下限閾値ＶＩＩＳと■１、Ｓが平行
移動する。比較回路２と比較回路３の基準電圧端子と接
地間に、それぞれ抵抗５、抵抗８に接続されているダイ
オード１１、ダイオード１２の特性も実際の使用温度で
同様に平行移動し、ダイオード特性同志で打ち消しあい
、温度補償の目的が達成される。従って、温度が高い時
も低い時も温度補償を行うため、相対的な関係は変わら
ず、第７図ｉａｌ、（ｋｌｌの各Ｃ波形に示す如く、温
度一定でのパルス幅調整範囲と同様となり、従来回路よ
り１５〜２０％パルス幅調整範囲を広く使用でき、温度
変動による出力パルス幅変動を小さく抑えることができ
る。また、可変抵抗器４を除いた回路で築積回路化する
ことにより、より良い温度補償を行うパルス幅調整回路
を提供することができる。
（勢 発明の詳細
な説明したように、継続接続されている２個の比較回路
に、可変抵抗器を含む直列抵抗回路を有するパルス幅調
整回路において、基準電圧端子と接地間の抵抗にダイオ
ードを追加することにより、実際の使用温度範囲での周
囲温度の変動に対し温度補償を行うため、パルス幅調整
範囲を広（とれる効果がある。
に、可変抵抗器を含む直列抵抗回路を有するパルス幅調
整回路において、基準電圧端子と接地間の抵抗にダイオ
ードを追加することにより、実際の使用温度範囲での周
囲温度の変動に対し温度補償を行うため、パルス幅調整
範囲を広（とれる効果がある。
第１図は従来のパルス幅調整回路の回路構成ブロック図
、第２図と第３図はそのパルス波形図、第４図はドライ
バ回路の基本回路図、第５図は第１と第２の比較回路の
基本回路図、第６図は本発明によるパルス幅調整回路の
回路構成ブロック図、第７図ｔよ本発明の回路構成によ
るパルス波形図を示す。 図面において、１はドライバ回路、２と３は比較回路、
４は可変抵抗器、５〜８は抵抗、１１と１２はダイオー
ドをそれぞれ示す。 ０
、第２図と第３図はそのパルス波形図、第４図はドライ
バ回路の基本回路図、第５図は第１と第２の比較回路の
基本回路図、第６図は本発明によるパルス幅調整回路の
回路構成ブロック図、第７図ｔよ本発明の回路構成によ
るパルス波形図を示す。 図面において、１はドライバ回路、２と３は比較回路、
４は可変抵抗器、５〜８は抵抗、１１と１２はダイオー
ドをそれぞれ示す。 ０
Claims (1)
- 入力電圧と基準電圧を比較し所定の電圧を出力する第１
の比較回路と第２の比較回路を有し、前記第１と第２の
比較回路を継続接続せしめると共に、前記第１と第２の
比較回路の基準電圧端子間は可変抵抗器を含む直列抵抗
で接続し、該可変抵抗器の抵抗値調整用端子に基準電圧
設定用電圧を印加し、前記第１と第２の比較回路の基準
電圧端子と接地間に、それぞれ抵抗とダイオードを直列
に接続し、前記第１と第２の比較回路の基準電圧を互い
に関連付番〕て相反方向に変化せしめることにより、前
記第１の比較回路に入力されるパルスに対し、前記第２
の比較回路から出力されるパルスの幅を連続的に可変に
制御するよう構成したことを特徴とするパルス幅調整回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12271483A JPS6016015A (ja) | 1983-07-06 | 1983-07-06 | パルス幅調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12271483A JPS6016015A (ja) | 1983-07-06 | 1983-07-06 | パルス幅調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6016015A true JPS6016015A (ja) | 1985-01-26 |
Family
ID=14842776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12271483A Pending JPS6016015A (ja) | 1983-07-06 | 1983-07-06 | パルス幅調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016015A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356826U (ja) * | 1986-09-30 | 1988-04-15 |
-
1983
- 1983-07-06 JP JP12271483A patent/JPS6016015A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356826U (ja) * | 1986-09-30 | 1988-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6670821B2 (en) | Methods and systems for sensing and compensating for process, voltage, temperature, and load variations | |
| JP3187128B2 (ja) | 誘導性負荷のためのクロック制御された電力出力段 | |
| WO1985000709A1 (en) | Chipset synchronization arrangement | |
| US4967138A (en) | Switched-mode regulator with inductor current simulation circuit | |
| JPH0670540A (ja) | 電流制限出力を有するシステム及び電源回路 | |
| NL8204871A (nl) | Versterker met regelbare versterking, meer in het bijzonder inrichtingen voor het verbeteren van zulk een versterker. | |
| US6237107B1 (en) | Dynamic slew rate control output buffer | |
| US4262222A (en) | Interruptable signal generator | |
| US4323798A (en) | Fast operating switchable operational amplifier driven circuits | |
| JPS5819026A (ja) | パルス幅変調回路 | |
| JPS6016015A (ja) | パルス幅調整回路 | |
| US4211971A (en) | Ratio meter for capacitive-type displacement converter | |
| JPS5922436A (ja) | 可変遅延回路 | |
| JP3144574B2 (ja) | ミューティング制御回路 | |
| JPH0635582A (ja) | 高速バス | |
| JP4183766B2 (ja) | 高速ビデオ信号の制限を行う方法および装置 | |
| JPH0219649B2 (ja) | ||
| JPH0373191B2 (ja) | ||
| JPS6028322A (ja) | 可変遅延回路 | |
| JPS62139408A (ja) | クロツク発生回路 | |
| JPH0419502Y2 (ja) | ||
| SU1262707A1 (ru) | Устройство регулируемой задержки импульсов | |
| JPH0756513Y2 (ja) | パルス幅可変回路 | |
| KR890004765Y1 (ko) | 영상신호 휘도 조절회로 | |
| JPS58159020A (ja) | パルスデユ−テイ比安定回路 |