JPS60160247A - デ−タ転送装置 - Google Patents

デ−タ転送装置

Info

Publication number
JPS60160247A
JPS60160247A JP59015624A JP1562484A JPS60160247A JP S60160247 A JPS60160247 A JP S60160247A JP 59015624 A JP59015624 A JP 59015624A JP 1562484 A JP1562484 A JP 1562484A JP S60160247 A JPS60160247 A JP S60160247A
Authority
JP
Japan
Prior art keywords
data processing
data
processing device
processing unit
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59015624A
Other languages
English (en)
Inventor
Sadao Narahira
奈良平 貞夫
Ryoetsu Nakajima
中島 亮悦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59015624A priority Critical patent/JPS60160247A/ja
Publication of JPS60160247A publication Critical patent/JPS60160247A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)発明の技術分野 本発明はバッファを介し二つのデータ処理装置間におい
てデータ転送を行うデータ転送装置に関する。
(b)技術の背景 近時、各種の産業″分野において、それぞれの制御のた
めにマイクロコンピュータ等の小型データ処理装置を内
蔵する機器が用いられるようになった。
これらマイクロコンピュータを内蔵する複数の機器が相
互にある関連もって機能する場合には相互の間でそれぞ
れ必要なデータの授受(転送)が行われる。
マイクロコンピュータを内蔵する複数の機器におけるデ
ータの伝送方式は同期式と非同期式とに大別される。し
かし、同期式は両方のマイクロコンピュータに共通のタ
イミング信号が供給され。
一定のタイムスロットで所定長(たとえば1ワード)毎
のデータを伝送する方式であり、したがって、共通のタ
イミング信号発生回路が必要となるなど回路が複雑にな
る。したがってマイクロコンピュータを内蔵するような
機器間においては非同期式が用いられる場合が多い。
(C)従来技術と問題点 前記非同期式によるパラレルデータの転送には。
従来1両方の機器間でハンドシェークを用いる方式、あ
るいはバッファを介して所定長(たとえば1ワード)ず
つのデータの書込みと読取りを行うと共にタイマによっ
て書込みのタイミングを規正する方式が用いられている
しかし、前者には制御が複雑になるという欠点。
また後者には転送速度が低下するという欠点があった。
(d)発明の目的 本発明の目的は、データ処理装置間におけるバッファを
用いた非同期式によるパラレルデータ転送を確実かつ高
速に行うことにある。
(e)発明の構成 すなわち本発明になるデータ転送装置は、一方のデータ
処理装置から他方のデータ処理装置に対するパラレルデ
ータ転送を行うデータ転送装置であって、一方のデータ
処理装置が送出した他方のデータ処理装置に対する転送
データを一時記憶するバッファと、一方のデータ処理装
置が他方のデータ処理装置に対し送出した読取り要求信
号を前記バッファに記憶された転送データを他方のデー
タ処理装置が読み取るまで保持する手段とを備えること
を特徴とするものである。
(f)発明の実施例 次に本発明の要旨を実施例によって具体的に説明する。
図は本発明一実施例の構成を示すブロック図であり1図
中、1と2はデータ処理装置、3と4はデータ処理装置
1からデータ処理装置2に対するデータ転送装置を構成
し、3はデータ処理装置1が送出したデータ処理装置2
に対する転送データを一時記憶する1ワードの大きさの
バッファ、4はデータ処理装置1がデータ処理装置2に
対し送出した読取り要求信号RQIを、前記バッファ3
に記憶された転送データがデータ処理装置2によって読
み取られるまで保持する手段として用いるフリップフロ
ップ(FF) 、5と6はデータ処理装置2からデータ
処理装置1にに対するデータ転送装置を構成し、5はデ
ータ処理装置2が送出したデータ処理装置1に対する転
送データを一時記憶する1ワードの大きさのバッファ、
6はデータ処理装置2がデータ処理装置1に対し送出し
た読取り要求信号RQ2を、前記バ・ノファ5に記憶さ
れた転送データがデータ処理装置1によって読み取られ
るまで保持する手段としてして用いるフリップフロップ
である。
以上のような構成において、一方のデータ処理装置1か
ら他方のデータ処理装置2に対してデータを転送する場
合について次に説明する。
データ処理装置1はフリップフロップ4の出力が出てい
ないことを確認した後に、データ処理装置2に対する転
送データを1ワードずつバッファ3に対し送出すると共
に、その度にデータ処理装置2に対し読取り要求信号R
QIを送出する。
データ処理装置1から1ワードの転送データが送出され
バッファ3に記憶されると共に、フリ・ノブフロップ4
はデータ処理装置lが送出する読取り要求信号R口1に
よってセントされ出力を発生する。またバッファ3に記
憶された1ワードの転送データがデータ処理装置2によ
って読み取られると共に、フリップフロップ4はデータ
処理装置2の読取りクロックCLによってリセ・7トさ
れる。
データ処理装置1はフリップフロップ4がセットされて
いる間は転送データを送出せず、フリップフロップ4が
リセットされてから次の1ワ一ド分の転送データをバッ
ファ3に送出し、以下同様にしてデータ処理装置1から
データ処理装置2に対するデータ転送が行われる。
すなわちデータ処理装置lは、データ処理装置1が送出
した読取り要求信号RQIによってセントされデータ処
理装置2の読取りクロックCLによってリセットされる
フリップフロップの出力信号をビジーフラグとして監視
することによって転送データを送出する。データ処理装
置2からデータ処理装置1に対するデータ転送も同様で
ある。
しかってデータ処理装置1とデータ処理装置2は相互に
タイマ等を用いることなく高速且つ確実にデータ転送を
行うことができる。
(g)発明の詳細

Claims (1)

    【特許請求の範囲】
  1. 一方のデータ処理装置から他方のデータ処理装置に対す
    るデータ転送を行うデータ転送装置であって、一方のデ
    ータ処理装置が送出した他方のデータ処理装置に対する
    転送データを一時記憶するバッファと、一方のデータ処
    理装置が他方のデータ処理装置に対し送出した読取り要
    求信号を前記バッファに記憶された転送データを他方の
    データ処理装置が読み取るまで保持する手段とを備える
    ことを特徴とするデータ伝送装置。
JP59015624A 1984-01-31 1984-01-31 デ−タ転送装置 Pending JPS60160247A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59015624A JPS60160247A (ja) 1984-01-31 1984-01-31 デ−タ転送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59015624A JPS60160247A (ja) 1984-01-31 1984-01-31 デ−タ転送装置

Publications (1)

Publication Number Publication Date
JPS60160247A true JPS60160247A (ja) 1985-08-21

Family

ID=11893863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59015624A Pending JPS60160247A (ja) 1984-01-31 1984-01-31 デ−タ転送装置

Country Status (1)

Country Link
JP (1) JPS60160247A (ja)

Similar Documents

Publication Publication Date Title
US4674033A (en) Multiprocessor system having a shared memory for enhanced interprocessor communication
KR880010366A (ko) 통신제어용 마이크로 컴퓨터
JPS60160247A (ja) デ−タ転送装置
JPS6184765A (ja) マルチプロセツサシステム
JPH0511341B2 (ja)
JP3016788B2 (ja) 装置間通信・キャッシュ一致処理方式
JPS6049350B2 (ja) デ−タバス制御方式
JP2595808B2 (ja) 分散処理用メモリ装置
JPS6198469A (ja) マイクロプロセツサ間通信方式
JPS63227149A (ja) ル−プ状通信システムにおける通信制御方法
JPH0145657B2 (ja)
JPS62168257A (ja) メモリを共用するマルチプロセツサシステム
JP3585052B2 (ja) インターフェース制御装置
JP2537814B2 (ja) デ−タ転送装置
JPS63146148A (ja) バス方式
JPH02211571A (ja) 情報処理装置
JPH0142016B2 (ja)
JPS6294042A (ja) 通信制御装置
JPH04253251A (ja) メッセージ処理方式
JPS61251344A (ja) パケツト転送回路方式
JPS6467673A (en) System for controlling extended storage access
JPS6020270A (ja) デ−タ転送方式
JPH02158857A (ja) 入出力制御装置の制御方式
JPS63309050A (ja) デ−タ通信制御装置
JPS61120262A (ja) メモリ間インテリジエントdma制御装置