JPS60160425A - 接続回路 - Google Patents
接続回路Info
- Publication number
- JPS60160425A JPS60160425A JP59015155A JP1515584A JPS60160425A JP S60160425 A JPS60160425 A JP S60160425A JP 59015155 A JP59015155 A JP 59015155A JP 1515584 A JP1515584 A JP 1515584A JP S60160425 A JPS60160425 A JP S60160425A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- printer
- transmitting
- signal line
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は接続回路に係り、特に端末装置にプリンタ等の
入出力機器（以下「デバイス」と称す）を接続するのに
好適な接続回路に関する。
入出力機器（以下「デバイス」と称す）を接続するのに
好適な接続回路に関する。
端末装置とデバイス、たとえばプリンタを接続する場合
、プリンタの接続端子は、一般に規格化されており、接
続コネクタのピン番号とそれに転送される信号の種類、
およびその入出力方向は固定化される傾向にあった。し
かしながら、プリンタによっては、信号の種類、および
入出力方向が異なるものがある。従って、端末装置に種
類の異なるプリンタを選択して接続するには、それに合
った接続回路のアダプタが必要になり、プリンタの種類
が多くなると、アダプタもそれだけ多くの種類が必要に
なるという問題があった。このようなことはプリンタに
限らず、各種のデバイスについてもいえることである。
、プリンタの接続端子は、一般に規格化されており、接
続コネクタのピン番号とそれに転送される信号の種類、
およびその入出力方向は固定化される傾向にあった。し
かしながら、プリンタによっては、信号の種類、および
入出力方向が異なるものがある。従って、端末装置に種
類の異なるプリンタを選択して接続するには、それに合
った接続回路のアダプタが必要になり、プリンタの種類
が多くなると、アダプタもそれだけ多くの種類が必要に
なるという問題があった。このようなことはプリンタに
限らず、各種のデバイスについてもいえることである。
本発明は上述の点にかんがみてなされたもので。
１種の接続回路で少なくとも２種以上のデバイスが接続
できる接続回路を提供することを目的とする。
できる接続回路を提供することを目的とする。
本発明の要点は、１種の接続回路で、少なくとも２種以
上のデバイスが接続できるようにするために、複数より
なる接続信号線の各々に、１個の送信回路と１個の受信
回路と接続されるデバイスにより前記送信回路のみある
いは送信回路を互に有効あるい無効とする設定手段とか
ら構成される送受信回路を設けて、少なくとも２種以上
のデバイスの接続を可能にした点にある。
上のデバイスが接続できるようにするために、複数より
なる接続信号線の各々に、１個の送信回路と１個の受信
回路と接続されるデバイスにより前記送信回路のみある
いは送信回路を互に有効あるい無効とする設定手段とか
ら構成される送受信回路を設けて、少なくとも２種以上
のデバイスの接続を可能にした点にある。
以下、本発明の実施例を図面に基づいて説明する。
第１図は、マイクロコンピュータを用いた端末装置とそ
のデバイスであるプリンタの概略を示すブロック図であ
る。同図において、端末装置１にはマイクロコンピュー
タおよびそれを動作させるＣＰＵ回路部２があり、その
ＣＰＵ信号バス１０１上に、各デバイス制御も含めた端
末装置制御プログラムを格納するメモリ回路部３と、各
デバイスを接続する接続回路４が接続されている。
のデバイスであるプリンタの概略を示すブロック図であ
る。同図において、端末装置１にはマイクロコンピュー
タおよびそれを動作させるＣＰＵ回路部２があり、その
ＣＰＵ信号バス１０１上に、各デバイス制御も含めた端
末装置制御プログラムを格納するメモリ回路部３と、各
デバイスを接続する接続回路４が接続されている。
ここで、各デバイスとして、タイプの異なるプリンタを
例にすると、プリンタ５、あるいはプリンタ６は、接続
回路部４と複数の信号線１０２゜１０３で接続される。
例にすると、プリンタ５、あるいはプリンタ６は、接続
回路部４と複数の信号線１０２゜１０３で接続される。
第２図は、端末装置１の接続回路４とプリンタ５および
プリンタ６との入出力部分を示すブロック図である。デ
バイスと信号を授受する信号線Ｔ１は、プリンタ５ある
いはプリンタ６において信号線Ｐ５−１あるいはＰ６−
１と接続され、信号線Ｔ２は信号線Ｐ５−２あるいは信
号線Ｐ６−２と接続され、以下同様に接続されて信号線
Ｔｎは、Ｐ５−ｎあるいは信号線Ｐ６−ｎと接続される
。
プリンタ６との入出力部分を示すブロック図である。デ
バイスと信号を授受する信号線Ｔ１は、プリンタ５ある
いはプリンタ６において信号線Ｐ５−１あるいはＰ６−
１と接続され、信号線Ｔ２は信号線Ｐ５−２あるいは信
号線Ｐ６−２と接続され、以下同様に接続されて信号線
Ｔｎは、Ｐ５−ｎあるいは信号線Ｐ６−ｎと接続される
。
端末装置１の接続回路部４に設けられた信号線ＴＩは、
送受回路７−１に設けられた送信回路８の出力端子およ
び受信回路９の入力端子に接続される。フリップフロッ
プ１０は、プリンタ５あるいはプリンタ６を制御するプ
ログラムにより送信回路８を有効あるい無効の状態に保
持するためのフリップフロップであり、その出力端子を
送信回路８の入力端子に接続する。プリンタ５あるいは
プリンタ６を制御するプログラム、いわゆるデバイス制
御プログラムにより、フリップフロップ１０をセットし
て、送信回路８を有効にしたり、ブリッププロップＩＯ
をリセットして、送信回路８を無効にする。また、送信
回路８の他方の入力端子には、マイクロコンピュータか
らのプリンタ制御信号が入力されるように信号線１０４
が接続される。受信回路９の出力は、マイクロコンピュ
ータよりプリンタからの信号が判読可能なように信号線
１０５が接続される。
送受回路７−１に設けられた送信回路８の出力端子およ
び受信回路９の入力端子に接続される。フリップフロッ
プ１０は、プリンタ５あるいはプリンタ６を制御するプ
ログラムにより送信回路８を有効あるい無効の状態に保
持するためのフリップフロップであり、その出力端子を
送信回路８の入力端子に接続する。プリンタ５あるいは
プリンタ６を制御するプログラム、いわゆるデバイス制
御プログラムにより、フリップフロップ１０をセットし
て、送信回路８を有効にしたり、ブリッププロップＩＯ
をリセットして、送信回路８を無効にする。また、送信
回路８の他方の入力端子には、マイクロコンピュータか
らのプリンタ制御信号が入力されるように信号線１０４
が接続される。受信回路９の出力は、マイクロコンピュ
ータよりプリンタからの信号が判読可能なように信号線
１０５が接続される。
以下、信号線Ｔ２〜Ｔｎについても同様に送受信回路７
−２〜７−ｎを設ける。
−２〜７−ｎを設ける。
また、プリンタ５には、端末装置１と接続する線Ｐ５−
１に受信回路１１が接続され、信号線Ｐ５−２には送信
回路１２が接続されている。プリンタ６には、同じく信
号線Ｐ６−１に受信回路１１が接続され、信号線Ｐ６−
２にも受信回路１１が接続されている。
１に受信回路１１が接続され、信号線Ｐ５−２には送信
回路１２が接続されている。プリンタ６には、同じく信
号線Ｐ６−１に受信回路１１が接続され、信号線Ｐ６−
２にも受信回路１１が接続されている。
デバイス制御プログラムの一例を第４図に示す。
装置の電源を投入しくステップ４０）、各処理をするプ
ログラム（ステップ４４）までの、ある１部分に、プリ
ンタ５が接続されているか、プリンタ６が接続されてい
るかを判別しくステップ４１）。
ログラム（ステップ４４）までの、ある１部分に、プリ
ンタ５が接続されているか、プリンタ６が接続されてい
るかを判別しくステップ４１）。
フリップフロップｌＯをセットあるいはリセットして、
送受信回路７−１〜７−ｎまでの各送信回路８の有効あ
るいは無効をセットする（ステップ４２−１〜４２−ｎ
、４３−１〜４３−ｎ）、接続されたプリンタ５，６等
の判別は、従来から用いられているごとく、プリンタの
接続インターフェース信号を別途に設けて判別してもよ
く、また、端末装置１から、オペレータに対して、選択
できるように表示し、オペレータからの入力により判別
するようにしても良い。
送受信回路７−１〜７−ｎまでの各送信回路８の有効あ
るいは無効をセットする（ステップ４２−１〜４２−ｎ
、４３−１〜４３−ｎ）、接続されたプリンタ５，６等
の判別は、従来から用いられているごとく、プリンタの
接続インターフェース信号を別途に設けて判別してもよ
く、また、端末装置１から、オペレータに対して、選択
できるように表示し、オペレータからの入力により判別
するようにしても良い。
端末装置１とプリンタ５を接続するときは、デバイス制
御プログラムにより、送受信回路７−１に組込まれたフ
リップフロップ１０をセットしくステップ４２−１）、
送受信回路７−２に組込まれたブリップフロップをリセ
ットしくステップ４２−２）、プリンタ５の接続に合っ
た状態にする。従って、送信回路８が有効となり、信号
線Ｔ１は端末装置１からプリンタ５に対して信号を送る
ことが可能となる。この時、受信回路９も有効となり、
送信回路８からの信号が受信されるが。
御プログラムにより、送受信回路７−１に組込まれたフ
リップフロップ１０をセットしくステップ４２−１）、
送受信回路７−２に組込まれたブリップフロップをリセ
ットしくステップ４２−２）、プリンタ５の接続に合っ
た状態にする。従って、送信回路８が有効となり、信号
線Ｔ１は端末装置１からプリンタ５に対して信号を送る
ことが可能となる。この時、受信回路９も有効となり、
送信回路８からの信号が受信されるが。
デバイス制御プログラムにより無視するなどの処理を行
う。このデバイス制御プログラムのデータを読みとるプ
ログラムを第５図に示す。信号線Ｔ１〜Ｔｎの信号を読
みとり（ステップ５０）１次にどのプリンタが接続され
ているかを判定しくステップ５１）、プリンタ５が接続
されていたら、Ｔ１データを読みすて（ステップ５２）
、Ｔ２データを読みとる（ステップ５３）等の処理を行
い、他の処理フローへ移る（ステップ５４）。信号線Ｔ
２はフリッププロップ１０のリセットにより送信回路８
が無効となるため、プリンタ５の信号線Ｐ５−２からの
信号は、受信回路９で受信され。
う。このデバイス制御プログラムのデータを読みとるプ
ログラムを第５図に示す。信号線Ｔ１〜Ｔｎの信号を読
みとり（ステップ５０）１次にどのプリンタが接続され
ているかを判定しくステップ５１）、プリンタ５が接続
されていたら、Ｔ１データを読みすて（ステップ５２）
、Ｔ２データを読みとる（ステップ５３）等の処理を行
い、他の処理フローへ移る（ステップ５４）。信号線Ｔ
２はフリッププロップ１０のリセットにより送信回路８
が無効となるため、プリンタ５の信号線Ｐ５−２からの
信号は、受信回路９で受信され。
信号線１０４を通って、マイクロコンピュータにより判
読される。以下信号線Ｔｎまでの信号は。
読される。以下信号線Ｔｎまでの信号は。
端末装置１からプリンタ５へ送出され、あるいはプリン
タ５から端末装置１に送信される。
タ５から端末装置１に送信される。
次に端末装置１とプリンタ６を接続するときは、デバイ
ス制御プログラムにより、送受信回路７−２に組込まれ
たフリップフロップをセットすることにより（第４図の
ステップ４３−２参照）、送信回路７−２の送信回路を
有効とし、他もプリンタ５の接続の場合と同様にするこ
とによってプリンタ６の接続が可能である。
ス制御プログラムにより、送受信回路７−２に組込まれ
たフリップフロップをセットすることにより（第４図の
ステップ４３−２参照）、送信回路７−２の送信回路を
有効とし、他もプリンタ５の接続の場合と同様にするこ
とによってプリンタ６の接続が可能である。
また、送受信回路７−１〜７−ｎには、第３図に示す如
く、送信回路８′、受信回路９′の入出力が互いに接続
されているものでもよく、プリンタ５とプリンタ６ｐ例
に示すごとく信号線Ｐ５−２と信号線Ｐ６−２のように
、信号方向の異なる信号線と接続される信号線Ｔ２のみ
に送受信回路を設けることも可能である。
く、送信回路８′、受信回路９′の入出力が互いに接続
されているものでもよく、プリンタ５とプリンタ６ｐ例
に示すごとく信号線Ｐ５−２と信号線Ｐ６−２のように
、信号方向の異なる信号線と接続される信号線Ｔ２のみ
に送受信回路を設けることも可能である。
以上説明したごとく、上記実施例によれば信号線Ｔ１＝
Ｔｎのそれぞれに対して、１個の送受信回路８と受信回
路９とからなる送受信回路７−１〜７−ｎを設け、さら
に接続されるデバイスにより該送信回路８あるいは送信
回路８′と受信回路９′とを有効にしたり無効にしたり
するフリップフロップ１０を設け、デバイスを制御する
プログラムにより該フリップフロップＩＯをセットある
いはリセットすることにより送信回路８あるいは送信回
路８′と受信回路９′とを有効または無効にすることが
でき、１つの接続回路４で少なくとも２種以上のプリン
タ、すなわちデバイスが接続可能となる。
Ｔｎのそれぞれに対して、１個の送受信回路８と受信回
路９とからなる送受信回路７−１〜７−ｎを設け、さら
に接続されるデバイスにより該送信回路８あるいは送信
回路８′と受信回路９′とを有効にしたり無効にしたり
するフリップフロップ１０を設け、デバイスを制御する
プログラムにより該フリップフロップＩＯをセットある
いはリセットすることにより送信回路８あるいは送信回
路８′と受信回路９′とを有効または無効にすることが
でき、１つの接続回路４で少なくとも２種以上のプリン
タ、すなわちデバイスが接続可能となる。
以上説明したように、本発明に係る接続回路は、１種の
接続回路で少なくとも２種以上のデバイスが接続できる
という優れた効果を有する。
接続回路で少なくとも２種以上のデバイスが接続できる
という優れた効果を有する。
第１図は端末装置とプリンタの概略構成を示すブロック
図、第２図は接続回路部の構成とプリンタの入出力部の
構成を示すブロック図、第３図は接続回路部の他の構成
を示すブロック図、第４図。 第５図はデバイス制御プログラムの１部分を示すフロー
図である。 １・・・端末装置、２・・・ＣＰＵ回路部、３・・・メ
モリ回路部、４・・・接続回路部、５・・・プリンタ、
６・・・プリンタ、７−１〜７−ｎ・・・送受信回路、
８・・・送信回路、９・・・受信回路、１０・・・フリ
ッププロップ、１１・・・受信回路、１２・・・送信回
路。 第１図 第２図
図、第２図は接続回路部の構成とプリンタの入出力部の
構成を示すブロック図、第３図は接続回路部の他の構成
を示すブロック図、第４図。 第５図はデバイス制御プログラムの１部分を示すフロー
図である。 １・・・端末装置、２・・・ＣＰＵ回路部、３・・・メ
モリ回路部、４・・・接続回路部、５・・・プリンタ、
６・・・プリンタ、７−１〜７−ｎ・・・送受信回路、
８・・・送信回路、９・・・受信回路、１０・・・フリ
ッププロップ、１１・・・受信回路、１２・・・送信回
路。 第１図 第２図
Claims (1)
- 相手の被接続装置との接続インターフニスが複数の信号
線から構成される接続回路において、前記複数の信号線
内の少なくとも１本以上に、１個の送信回路と１個の受
信回路と該両回路の内少なくとも送信回路を被接続装置
の種類により有効あるいは無効とする設定回路とから構
成される送受信回路を設けたことを特徴とする接続回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59015155A JPS60160425A (ja) | 1984-02-01 | 1984-02-01 | 接続回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59015155A JPS60160425A (ja) | 1984-02-01 | 1984-02-01 | 接続回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60160425A true JPS60160425A (ja) | 1985-08-22 |
| JPH0316649B2 JPH0316649B2 (ja) | 1991-03-06 |
Family
ID=11880904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59015155A Granted JPS60160425A (ja) | 1984-02-01 | 1984-02-01 | 接続回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60160425A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0159331U (ja) * | 1987-10-12 | 1989-04-13 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54157048A (en) * | 1978-05-30 | 1979-12-11 | Intel Corp | Circuit for and method of transferring digital information |
| JPS56166568A (en) * | 1980-05-27 | 1981-12-21 | Nec Corp | Information processor |
| JPS5729935U (ja) * | 1980-07-28 | 1982-02-17 |
-
1984
- 1984-02-01 JP JP59015155A patent/JPS60160425A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54157048A (en) * | 1978-05-30 | 1979-12-11 | Intel Corp | Circuit for and method of transferring digital information |
| JPS56166568A (en) * | 1980-05-27 | 1981-12-21 | Nec Corp | Information processor |
| JPS5729935U (ja) * | 1980-07-28 | 1982-02-17 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0159331U (ja) * | 1987-10-12 | 1989-04-13 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0316649B2 (ja) | 1991-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4451886A (en) | Bus extender circuitry for data transmission | |
| WO1992016896A1 (en) | Eight-bit parallel communications method and apparatus | |
| US5218682A (en) | Two-way handshake circuit and method for communication between processors | |
| US20030229738A1 (en) | Controller interface | |
| CN116185936B (zh) | 一种spi通信数据收发异常检测控制系统及检测方法 | |
| CN115878404A (zh) | 串口调试系统和方法 | |
| JPS60160425A (ja) | 接続回路 | |
| US6052746A (en) | Integrated circuit having programmable pull device configured to enable/disable first function in favor of second function according to predetermined scheme before/after reset | |
| EP0406187A1 (en) | Method and arrangement for encryption | |
| CN113282532A (zh) | 一种通信装置、通信装置的通信方法和电子设备 | |
| JPS60178561A (ja) | 標準デイジタル・インタ−フエイス装置 | |
| CA1293328C (en) | Remote services console for digital data processing system | |
| US6112259A (en) | Integrated circuit for direct memory access | |
| JP2575514B2 (ja) | データ通信装置 | |
| KR970011438B1 (ko) | 교환기의 버스 선택 장치 | |
| KR940003845B1 (ko) | 하위레벨 프로세서의 통화로계 버스 선택방법 | |
| JPS6043699B2 (ja) | デ−タ送受信装置 | |
| JPS6351584B2 (ja) | ||
| JPS5926054B2 (ja) | 送受信制御回路 | |
| CN117687901A (zh) | 串口自动切换的调试系统 | |
| JP2002041451A (ja) | 半導体集積回路装置 | |
| JPH06195296A (ja) | ポート自動切替装置 | |
| JPH03127135A (ja) | 情報カード・ソフトウェア開発システム | |
| JPH0619801A (ja) | 情報処理装置 | |
| JPH0739143U (ja) | シリアル通信システム |