JPS6016240U - アドレス変換装置 - Google Patents
アドレス変換装置Info
- Publication number
- JPS6016240U JPS6016240U JP6583384U JP6583384U JPS6016240U JP S6016240 U JPS6016240 U JP S6016240U JP 6583384 U JP6583384 U JP 6583384U JP 6583384 U JP6583384 U JP 6583384U JP S6016240 U JPS6016240 U JP S6016240U
- Authority
- JP
- Japan
- Prior art keywords
- address
- logical
- physical
- physical address
- management buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は論理アドレスと物理アドレスのアドレス形式例
、第2図は論理アドレス空間と物理アドレス空間の例、
第3図と第4図はアドレス変換管理テーブルの従来例、
第5図は従来のアドレス変換方式の一例、第6図は本考
案が前提とするアドレス変換方式の概念を示す図、第7
図は本考案の前提とするアドレス変換において必要とさ
れる論理アドレス順に物理アドレスがおかれた物理アド
レステーブルの例、第8図は本考案が適用される実施例
のアドレス変換回路、第9図は本考案による実施例のア
ドレス変換管理バッファの登録制御部のブロック図、第
10図は物理アドレステーブルの内容をアドレス変換管
理バッファに保持するときの格納態様の例を示す図であ
る。 第9図において、10は論理アドレスレジスタ、11は
物理アドレスレジスタ、12はアドレス変換管理バッフ
ァ、13はアドレスカウンタ、14は書込みレジスタ、
15と16は+1回路、17は桁上り・終了検出回路で
ある。
、第2図は論理アドレス空間と物理アドレス空間の例、
第3図と第4図はアドレス変換管理テーブルの従来例、
第5図は従来のアドレス変換方式の一例、第6図は本考
案が前提とするアドレス変換方式の概念を示す図、第7
図は本考案の前提とするアドレス変換において必要とさ
れる論理アドレス順に物理アドレスがおかれた物理アド
レステーブルの例、第8図は本考案が適用される実施例
のアドレス変換回路、第9図は本考案による実施例のア
ドレス変換管理バッファの登録制御部のブロック図、第
10図は物理アドレステーブルの内容をアドレス変換管
理バッファに保持するときの格納態様の例を示す図であ
る。 第9図において、10は論理アドレスレジスタ、11は
物理アドレスレジスタ、12はアドレス変換管理バッフ
ァ、13はアドレスカウンタ、14は書込みレジスタ、
15と16は+1回路、17は桁上り・終了検出回路で
ある。
Claims (1)
- 物理アドレス空間より大きい論理アドレス空間うち、一
部の連続する論理アドレス空間に対応する物理アドレス
テーブルを用意し、該物理アドレステーブル内の一連の
物理アドレス群をアドレス変換管理バッファに保持して
、メモリのアクセスにあたり論理アドレスにより該アド
レス変換管理バッファをアクセスし、論理アドレスから
物理アドレスへ変換するアドレス変換装置において、上
記物理アドレステーブルから取り出すべきエントリーの
先頭を示す論理アドレスに対応する物理アドレステーブ
ルエントリーの存在する物理アドレスを指示するととも
に、上記アドレス変換管理バッファをアクセスするアド
レスのカウンタの桁上りを検出する手段を設け、上記ア
ドレス変換管理バッファの作成にあたり、上記指示され
た物理アドレスより物理アドレステーブルの内容を順次
読出して、上記指示された論理アドレスの下位部分て示
されるアドレス変換管理バッファのアドレス位置より、
対応する物理アドレスと上記指示された論理アドレスの
上位部分とを登録し、上記桁上りを検出したことにより
、それ以後は上記アドレス変換管理バッファ内の論理ア
ドレスめ上位部分の位置に、上記指示された論理アドレ
哀の上位部分の値+1をもって登録することを特徴とす
るアドレス変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6583384U JPS6016240U (ja) | 1984-05-04 | 1984-05-04 | アドレス変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6583384U JPS6016240U (ja) | 1984-05-04 | 1984-05-04 | アドレス変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6016240U true JPS6016240U (ja) | 1985-02-04 |
| JPS6319858Y2 JPS6319858Y2 (ja) | 1988-06-02 |
Family
ID=30196046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6583384U Granted JPS6016240U (ja) | 1984-05-04 | 1984-05-04 | アドレス変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016240U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5235948A (en) * | 1975-09-16 | 1977-03-18 | Hitachi Ltd | Information processing unit for imaginary memory system |
-
1984
- 1984-05-04 JP JP6583384U patent/JPS6016240U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5235948A (en) * | 1975-09-16 | 1977-03-18 | Hitachi Ltd | Information processing unit for imaginary memory system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6319858Y2 (ja) | 1988-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6039170U (ja) | 電子メモ装置 | |
| JPS6016240U (ja) | アドレス変換装置 | |
| JPS58164028U (ja) | 入出力デ−タ・バツフア装置 | |
| JPS5851361U (ja) | マイクロコンピユ−タ制御回路 | |
| JPS58192671U (ja) | 運指表示装置 | |
| JPS60144148U (ja) | 記憶装置 | |
| JPS6095650U (ja) | スタツクのオ−バフロ−検出回路 | |
| JPS5881654U (ja) | 演算処理装置 | |
| JPS5937643U (ja) | デ−タ収録装置 | |
| JPS58108553U (ja) | プログラムチエツカ | |
| JPS59147231U (ja) | チヤネル装置 | |
| JPS59130146U (ja) | メモリ装置 | |
| JPS61168761U (ja) | ||
| JPS60153349U (ja) | コンピユ−タ装置 | |
| JPS617000U (ja) | メモリ内蔵型lsi | |
| JPH03119243U (ja) | ||
| JPS6112145U (ja) | プログラムテスト装置 | |
| JPS60166036U (ja) | プリセツトデ−タ書込み装置 | |
| JPS61650U (ja) | 多重仮想記憶方式の情報処理装置 | |
| JPS6030046U (ja) | デ−タ記憶装置 | |
| JPS5894038U (ja) | マイクロプロセツサアナライザ | |
| JPS5888487U (ja) | 遠方監視制御装置の入力回路 | |
| JPS59118200U (ja) | バブルメモリ装置 | |
| JPS60100852U (ja) | メモリ障害検出回路 | |
| JPS60166055U (ja) | 車載電子機器制御用cpu間のデ−タ転送用記憶装置 |