JPS6016464A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6016464A JPS6016464A JP58124460A JP12446083A JPS6016464A JP S6016464 A JPS6016464 A JP S6016464A JP 58124460 A JP58124460 A JP 58124460A JP 12446083 A JP12446083 A JP 12446083A JP S6016464 A JPS6016464 A JP S6016464A
- Authority
- JP
- Japan
- Prior art keywords
- platinum silicide
- forming
- film
- opening
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、浅いｐｎ接合を有する半導体基板上に外抜き
に、アルミ電極を形成する半導体集積回路装置に関する
ものである。
に、アルミ電極を形成する半導体集積回路装置に関する
ものである。
従来、半導体基板上にアルミ電極を形成するには、半導
体基板上に絶縁膜を形成し、該絶縁膜に選択的に開孔後
、該絶縁膜上に選択的にアルミ電極全形成するが、近年
アルミ電極の微細化により、ドライエ、チング装置、特
にＲ，ＩＥ装置等が用いられるようになっている。この
ため前記開孔部に選択的に該アルミ電極全形成する工程
において。
体基板上に絶縁膜を形成し、該絶縁膜に選択的に開孔後
、該絶縁膜上に選択的にアルミ電極全形成するが、近年
アルミ電極の微細化により、ドライエ、チング装置、特
にＲ，ＩＥ装置等が用いられるようになっている。この
ため前記開孔部に選択的に該アルミ電極全形成する工程
において。
前記開孔部のシリコン表面が、アルミ喰刻工程において
汚染または喰刻される等の累子上好ましくない事が発生
する。これを防止するため、アルミ喰刻時にシリコン表
面が蕗出しないように内抜きにより、アルミ電極の形成
を行なう必要がある。
汚染または喰刻される等の累子上好ましくない事が発生
する。これを防止するため、アルミ喰刻時にシリコン表
面が蕗出しないように内抜きにより、アルミ電極の形成
を行なう必要がある。
これは目合せ時のマージンが大きくなり、素子の微細化
には障害となる。
には障害となる。
本発明は、上記欠点を除去し、目合せマージンの無いア
ルミ電極を形成する方法ｔ−提供するものである。
ルミ電極を形成する方法ｔ−提供するものである。
不発明は、半導体基板上に絶縁膜全形成する工程と、該
絶縁膜を選択的に開孔する工程と、前記開孔部に白金シ
リサイド膜を形成する工程を有し。
絶縁膜を選択的に開孔する工程と、前記開孔部に白金シ
リサイド膜を形成する工程を有し。
該白金シリサイド膜を形成した開孔部に外抜きに白金シ
リサイドと反応しない金属を介してアルミ電極を形成す
る工程會有することを特徴とする。
リサイドと反応しない金属を介してアルミ電極を形成す
る工程會有することを特徴とする。
例えば、深さ〜２０００λ以下の浅いｐｎｎ接合官有る
半導体基板上に絶縁膜全形成する工程と前記絶縁膜ｔ−
選択的に開孔する工程と前記開゛孔部に前記ｐｎ接合の
半分以下の厚さの白金シリサイド膜全形成する工程と白
金シリサイドと反応しない第２の金属を白金シリサイド
膜上と絶縁膜上に堆積する工程と第３の金属全前記第２
金属層上に堆積する工程と前記開孔部近傍の前記絶縁膜
および前記開孔部の該白金シリサイドの一部分の上面に
前記第２および第３の金属層全残しかつ前記開孔部上の
該白金シリサイド膜の一部分領域はその表面が露出する
ように金属電極全形成する工程とを有することを特徴と
する半導体装置の製造方法である一 本発明によれば几ＩＥ装置に対する喰刻速度が。
半導体基板上に絶縁膜全形成する工程と前記絶縁膜ｔ−
選択的に開孔する工程と前記開゛孔部に前記ｐｎ接合の
半分以下の厚さの白金シリサイド膜全形成する工程と白
金シリサイドと反応しない第２の金属を白金シリサイド
膜上と絶縁膜上に堆積する工程と第３の金属全前記第２
金属層上に堆積する工程と前記開孔部近傍の前記絶縁膜
および前記開孔部の該白金シリサイドの一部分の上面に
前記第２および第３の金属層全残しかつ前記開孔部上の
該白金シリサイド膜の一部分領域はその表面が露出する
ように金属電極全形成する工程とを有することを特徴と
する半導体装置の製造方法である一 本発明によれば几ＩＥ装置に対する喰刻速度が。
アルミと比較して著しく遅い白金シリサイド膜を。
アルミ電極形成時のコンタクト部に形成することにより
、喰刻時にコンタクト部のシリコン表面が保設される。
、喰刻時にコンタクト部のシリコン表面が保設される。
また該白金シリサイド膜が〜５００λ以下の薄膜である
ため〜２ｏｏｏｉ以下の浅いｐｎ接合部も該白金シリサ
イド膜形成時に破壊されることはない。
ため〜２ｏｏｏｉ以下の浅いｐｎ接合部も該白金シリサ
イド膜形成時に破壊されることはない。
以上のことから前記絶縁膜に設けられた開孔部に外抜き
にアルミ電極全形成することが可能となり、前記開孔部
と、該アルミ電極間のマージン（−１゜必要無くなる。
にアルミ電極全形成することが可能となり、前記開孔部
と、該アルミ電極間のマージン（−１゜必要無くなる。
また該アルミ電極と該白金シリサイドの間に白金シリサ
イドと反応しない金属を介することにより、該アルミ電
極と該白金シリサイド膜との反応を防止し、シリコン基
板の候曾の破Ｊｓヲ防止できる。なおかつ、白金シリサ
イドを電極の引き出しに使用しているためアルミ電極と
のコンタクト抵抗の低下にも効果がある。
イドと反応しない金属を介することにより、該アルミ電
極と該白金シリサイド膜との反応を防止し、シリコン基
板の候曾の破Ｊｓヲ防止できる。なおかつ、白金シリサ
イドを電極の引き出しに使用しているためアルミ電極と
のコンタクト抵抗の低下にも効果がある。
次に本発明の特徴をより良く理解するために従。
米の方法と本発明り方法について説明する。
まず、従来の方法について説明する。
第１図（ａ）〜（Ｃ）はトランジスタ１路装置のエミッ
タ領域形成からアルミ電極を配線するまでの従来の製造
方法の主な工程を示す。まず第１図（ａｌにおいて１は
ｎ シリコン半導体であり、２はｎ−形エピタキシャル
成長層である。該エピタキシャル）Ｗｉ２内に部分的Ｖ
ｃＰ形不純物をイオン注入法により添加し、ベース領域
３を形成した後にｎ形不純物金イオン注入法により添加
しエミ、り領域４を形成する。しかる後に、シリコン基
板表面全体に二酸化珪素膜５’ｊ（ＣＶＩＪ法ＶＣＬり
１０００〜５０００λ被看し写真食刻法によシバターン
化し２ｉＦ！１図ｔｂ） ） 。
タ領域形成からアルミ電極を配線するまでの従来の製造
方法の主な工程を示す。まず第１図（ａｌにおいて１は
ｎ シリコン半導体であり、２はｎ−形エピタキシャル
成長層である。該エピタキシャル）Ｗｉ２内に部分的Ｖ
ｃＰ形不純物をイオン注入法により添加し、ベース領域
３を形成した後にｎ形不純物金イオン注入法により添加
しエミ、り領域４を形成する。しかる後に、シリコン基
板表面全体に二酸化珪素膜５’ｊ（ＣＶＩＪ法ＶＣＬり
１０００〜５０００λ被看し写真食刻法によシバターン
化し２ｉＦ！１図ｔｂ） ） 。
フルミｆ５０００〜１５０００Ａ蒸着法又ｔまスパッタ
法により形成し選択唯刻工程を経た結果、二酸化珪素膜
５の開孔部を通して、シリコン基板表面の所定領域どコ
ンタクトするアルミ電極６を形成する（第１図（Ｃ）
）。
法により形成し選択唯刻工程を経た結果、二酸化珪素膜
５の開孔部を通して、シリコン基板表面の所定領域どコ
ンタクトするアルミ電極６を形成する（第１図（Ｃ）
）。
このように従来の製造方法に従うと、アルミを選択的に
喰刻する際に、前記二酸化珪素膜５の開孔部に対し、同
抜きにコンタクトを行う必要がある。したがってアルミ
電極と該開孔部のマージンが必要であるため微細化が難
しいという欠点を有している。
喰刻する際に、前記二酸化珪素膜５の開孔部に対し、同
抜きにコンタクトを行う必要がある。したがってアルミ
電極と該開孔部のマージンが必要であるため微細化が難
しいという欠点を有している。
次に本発明を実施例Ｑてよ１７説明する。
第２図ｔａｌ〜ｔｄ＋Ｕ不発明の詳細な説明するための
半導体装置の断面図である。第２図（ａ）は第１図（ｂ
ｌと同一であり、ｎ形半導体基板１１．エピタキシャル
成長層１２内にＰ形不純物添加領域１３ｆｆｉ形成した
後に、ｎ形不純物添加領域１４を形成しシリコン基板表
面全体に二酸化珪素膜１５を設け。
半導体装置の断面図である。第２図（ａ）は第１図（ｂ
ｌと同一であり、ｎ形半導体基板１１．エピタキシャル
成長層１２内にＰ形不純物添加領域１３ｆｆｉ形成した
後に、ｎ形不純物添加領域１４を形成しシリコン基板表
面全体に二酸化珪素膜１５を設け。
該二酸化珪素膜にシリコン基板に達する開孔全段けであ
る０次に前記開孔部に白金層を５０〜３００Ａ蒸着法又
はスパッタ法により被着し、熱処理を行い〜５００Ａ以
下の白金シリサイド層１７ｆ、形成する。その後王水に
よ多該白金層奮唄刻する（第２図（ｂ） ）、更にチタ
ン／タングステン層１８’ｔ−５００〜２０００Ａスパ
ツタ法により形成しく第２図（Ｃ） ） 。
る０次に前記開孔部に白金層を５０〜３００Ａ蒸着法又
はスパッタ法により被着し、熱処理を行い〜５００Ａ以
下の白金シリサイド層１７ｆ、形成する。その後王水に
よ多該白金層奮唄刻する（第２図（ｂ） ）、更にチタ
ン／タングステン層１８’ｔ−５００〜２０００Ａスパ
ツタ法により形成しく第２図（Ｃ） ） 。
アルミ層を蒸着法又はスパッタ法により形成し、ｍ記聞
孔部に外抜きとなるようにＩＬＩＥ−ｉ置によシ喰刻し
パターンを形成しアルミ電極１９を設ける。該チタン／
タングステン層はアルミと同時に食刻する（第２図（ｄ
））。
孔部に外抜きとなるようにＩＬＩＥ−ｉ置によシ喰刻し
パターンを形成しアルミ電極１９を設ける。該チタン／
タングステン層はアルミと同時に食刻する（第２図（ｄ
））。
以上説明したように不発明によれは二＋”Ｒ化珪累膜１
５の開孔部のシリコン基板表面には該白金シリサイド層
１７が設けられているため、アルミ喰刻時にシリコン基
板が喰刻されることはない。また白金シリサイド層が〜
５００八以下であるため〜２０００Ａ以下の浅いＰｎ接
合にも適用できる。以上のことから、前記開孔部とアル
ミ電極間のマージンは必要なく、素子の微細化が可能と
なる。
５の開孔部のシリコン基板表面には該白金シリサイド層
１７が設けられているため、アルミ喰刻時にシリコン基
板が喰刻されることはない。また白金シリサイド層が〜
５００八以下であるため〜２０００Ａ以下の浅いＰｎ接
合にも適用できる。以上のことから、前記開孔部とアル
ミ電極間のマージンは必要なく、素子の微細化が可能と
なる。
第１図（ａｌ〜（Ｃ）は各々従来の製造方法葡示す工程
順断面図、第２図（ａ）〜（ｄ）は各々不発明実施例に
よる製造方法を示す工程順断面図である。 なお図において、１．１１・・・・・・ｎ形シリコン基
板、２．２１・・・・・エピタキシャル成長層、３．１
３・・・・・・Ｐ形不純物添加領域、４．１４・・・・
・・ｎ形不純物添加領域、５．１５・・・・・・ｃ ｖ
−ｉ、を法による二酸化珪累膜、６．１９・・・・・ア
ルミ電極、１７・・・・・・白金シリサイドｙ１１８・
−・・・・チタンタングステン膜。 である。 （Ｃ） 第 ｌ 図 喜 ２ 図
順断面図、第２図（ａ）〜（ｄ）は各々不発明実施例に
よる製造方法を示す工程順断面図である。 なお図において、１．１１・・・・・・ｎ形シリコン基
板、２．２１・・・・・エピタキシャル成長層、３．１
３・・・・・・Ｐ形不純物添加領域、４．１４・・・・
・・ｎ形不純物添加領域、５．１５・・・・・・ｃ ｖ
−ｉ、を法による二酸化珪累膜、６．１９・・・・・ア
ルミ電極、１７・・・・・・白金シリサイドｙ１１８・
−・・・・チタンタングステン膜。 である。 （Ｃ） 第 ｌ 図 喜 ２ 図
Claims (1)
- 半導体基板上に絶縁膜を形成する工程と、該絶縁膜を選
択的に開孔する工程と、前記開孔部に白金シリサイド膜
を形成する工程と、該白金シリサイド膜を形成した開孔
部に外抜きに白金シリサイドと反応しない金属を弁して
アルミニウム電極全形成する工程とを有することを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58124460A JPS6016464A (ja) | 1983-07-08 | 1983-07-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58124460A JPS6016464A (ja) | 1983-07-08 | 1983-07-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6016464A true JPS6016464A (ja) | 1985-01-28 |
Family
ID=14886065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58124460A Pending JPS6016464A (ja) | 1983-07-08 | 1983-07-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016464A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61224317A (ja) * | 1985-03-26 | 1986-10-06 | エヌ・ベー・フイリツプス・フルーイランペンフアブリケン | 導電性電極の製造方法 |
-
1983
- 1983-07-08 JP JP58124460A patent/JPS6016464A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61224317A (ja) * | 1985-03-26 | 1986-10-06 | エヌ・ベー・フイリツプス・フルーイランペンフアブリケン | 導電性電極の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5753546A (en) | Method for fabricating metal oxide field effect transistors | |
| US5838051A (en) | Tungsten policide contacts for semiconductor devices | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPH10256511A (ja) | 半導体デバイスの製造方法 | |
| JPS60201666A (ja) | 半導体装置 | |
| JP2675713B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07201995A (ja) | 半導体素子のコンタクト形成方法 | |
| US5521416A (en) | Semiconductor device having gate electrode and impurity diffusion layer different in conductivity type and method of manufacturing the same | |
| JPS6016464A (ja) | 半導体装置の製造方法 | |
| JPS60169169A (ja) | 半導体装置の製造方法 | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JP2940492B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0669207A (ja) | 半導体装置 | |
| JP2725919B2 (ja) | 半導体装置の製造方法 | |
| JP3019453B2 (ja) | 半導体装置の製造方法 | |
| JPH0150098B2 (ja) | ||
| JPH0897212A (ja) | 半導体装置の製造方法 | |
| JP2657657B2 (ja) | 半導体装置とその製造方法 | |
| JP3111516B2 (ja) | 半導体装置及びその製造方法 | |
| JP2918278B2 (ja) | 半導体装置の製造方法 | |
| JPS59121978A (ja) | 半導体装置の製造方法 | |
| KR100318273B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| JP2658884B2 (ja) | 半導体装置の製造方法 | |
| JP2822276B2 (ja) | 半導体装置の電極形成法 | |
| JP3031689B2 (ja) | 半導体集積回路装置およびその製造方法 |