JPS60165740A - バイポーラ電子回路素子特に半導体回路素子の接触装置 - Google Patents
バイポーラ電子回路素子特に半導体回路素子の接触装置Info
- Publication number
- JPS60165740A JPS60165740A JP60011106A JP1110685A JPS60165740A JP S60165740 A JPS60165740 A JP S60165740A JP 60011106 A JP60011106 A JP 60011106A JP 1110685 A JP1110685 A JP 1110685A JP S60165740 A JPS60165740 A JP S60165740A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- circuit element
- layer
- block
- contact device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/231—Shapes
- H10W72/234—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/245—Dispositions, e.g. layouts of outermost layers of multilayered bumps, e.g. bump coating being only on a part of a bump core
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/247—Dispositions of multiple bumps
- H10W72/248—Top-view layouts, e.g. mirror arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/255—Materials of outermost layers of multilayered bumps, e.g. material of a coating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/261—Functions other than electrical connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/944—Dispositions of multiple bond pads
- H10W72/9445—Top-view layouts, e.g. mirror arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
Landscapes
- Die Bonding (AREA)
- Contacts (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、回路素子が、ハウジングによって尾に趣結さ
れた接触体の間に圧力下で保持され、軸に反対側に位置
する主表面の少なくとも一方に厚い圧力接触層をそなえ
た、バイポーラ重子回路*1子特に半導体回路素子の接
触装置に関するものである。
れた接触体の間に圧力下で保持され、軸に反対側に位置
する主表面の少なくとも一方に厚い圧力接触層をそなえ
た、バイポーラ重子回路*1子特に半導体回路素子の接
触装置に関するものである。
このような接触装置をもった半導体は公知である。この
ような半導体は、両側の主表面を金属化された回路素子
(シリコン結晶)を有し、この回・・・路累子は軟質ガ
ラスの・・ウジング内に入れられて゛いる。固着層は別
として、この目的のために、回路素子の前面側には表面
積の大きな比較的厚い銀の層(回路素子の厚さの約5〜
20%の厚さで、100μm以−Hの直径)が用いられ
、回路素子の −□背面側には表面積の大きな薄い銀の
層が用いられるのがvI通である。シリコンはこの場合
ガラス管内に密封され、2つの接続線の端面が前記の銀
の1−と接触する。軟質ガラスの軟化温度(約700℃
)迄熱処理が行われると、軟質ガラスが接続線1“の被
覆をぬらし、軟質ガラスが冷却すると少し許り収縮して
接続線を前記の銀層に押し付ける。
ような半導体は、両側の主表面を金属化された回路素子
(シリコン結晶)を有し、この回・・・路累子は軟質ガ
ラスの・・ウジング内に入れられて゛いる。固着層は別
として、この目的のために、回路素子の前面側には表面
積の大きな比較的厚い銀の層(回路素子の厚さの約5〜
20%の厚さで、100μm以−Hの直径)が用いられ
、回路素子の −□背面側には表面積の大きな薄い銀の
層が用いられるのがvI通である。シリコンはこの場合
ガラス管内に密封され、2つの接続線の端面が前記の銀
の1−と接触する。軟質ガラスの軟化温度(約700℃
)迄熱処理が行われると、軟質ガラスが接続線1“の被
覆をぬらし、軟質ガラスが冷却すると少し許り収縮して
接続線を前記の銀層に押し付ける。
したがって、回路素子は圧力接触によって接続線と電気
的に接続される。密封すると、銀が非可逆的に変形され
ることによって、銀層は発生する1・力を中和する。
的に接続される。密封すると、銀が非可逆的に変形され
ることによって、銀層は発生する1・力を中和する。
このように被咎された回路素子が比較的高い温度で頻繁
な温度変化を伴って作動されると、前記の表面積の大き
な厚い鋼層がこの銀層を被覆された回路素子よりも著し
く大きな熱膨張を有すると2・・いう問題が起きる。温
度が頻繁に強く変化すると、′回路素子と銀の境界面に
おけるせん断応力が、回路素子に欠陥を生じるような銀
層の強い非可逆的な変形をきたすことがある。更に、温
度変化は軸方向の圧力変化も伴うので、銀層が軸方向の
クリープ変形を受けることがある。最後に、結果として
の圧力の低減は銀層とこれに隣接する接続線との間の接
続を機械的および電気的に損うことがある。
な温度変化を伴って作動されると、前記の表面積の大き
な厚い鋼層がこの銀層を被覆された回路素子よりも著し
く大きな熱膨張を有すると2・・いう問題が起きる。温
度が頻繁に強く変化すると、′回路素子と銀の境界面に
おけるせん断応力が、回路素子に欠陥を生じるような銀
層の強い非可逆的な変形をきたすことがある。更に、温
度変化は軸方向の圧力変化も伴うので、銀層が軸方向の
クリープ変形を受けることがある。最後に、結果として
の圧力の低減は銀層とこれに隣接する接続線との間の接
続を機械的および電気的に損うことがある。
ドイツ国特許第1’1122B87号には、チタニウ
1晩・ムと銅で金属化されたガラスダイオードが開示さ
れている。更に、密封によって銅/錫/銅のはんだ接続
をつくる錫層が存する。したがってこの回路素子では、
はんだ接続が普通の機械的な圧力接触に取って代ってい
る。
1晩・ムと銅で金属化されたガラスダイオードが開示さ
れている。更に、密封によって銅/錫/銅のはんだ接続
をつくる錫層が存する。したがってこの回路素子では、
はんだ接続が普通の機械的な圧力接触に取って代ってい
る。
ドイツ国特許第2648147号より知られた回路素子
も同様に構成されており、この場合には銀層に金/ゲル
マニウム層が用いられる。
も同様に構成されており、この場合には銀層に金/ゲル
マニウム層が用いられる。
前記のドイツ国特許に開示された2つの回路素子では、
通常の圧力接触に対して接触中断のおそ1.。
通常の圧力接触に対して接触中断のおそ1.。
れは少なく iする。けれども、前述の縦方向変形の゛
問題は解決されていない。したがって、本発明の目的は
、冒頭に記載した種類の接触装置を、頻繁な温度変化を
伴ったR 00 ’C迄の動作温度において機械的およ
び電気的に安定してふるまうように“□構成することに
ある。
問題は解決されていない。したがって、本発明の目的は
、冒頭に記載した種類の接触装置を、頻繁な温度変化を
伴ったR 00 ’C迄の動作温度において機械的およ
び電気的に安定してふるまうように“□構成することに
ある。
本発明によれば、前記の目的は、回路素子の主表面の少
なくとも一方の圧力接触層を少なくとも2つの互に分離
された接触ブロックに分けるようにすることによって達
成される。
なくとも一方の圧力接触層を少なくとも2つの互に分離
された接触ブロックに分けるようにすることによって達
成される。
とのよ5 ’jc接触Qj IRは、半導体lpl路素
子の製造では普通な技法によって簡単につくることがで
き、頻繁な温度変化を伴う少なくとも800″C迄の動
作温度で機械的および電気的に安定である。
子の製造では普通な技法によって簡単につくることがで
き、頻繁な温度変化を伴う少なくとも800″C迄の動
作温度で機械的および電気的に安定である。
本発明による金属化装置は約800 ’C迄の温度1−
′で軟式ガラスのハウジング内で使用して好結果を得る
ことができる。圧力接触層は幾つかの接触ブロック、好
1しくは8つまたは4つの接触ブロックに分けられ、こ
れ等の接触ブロックは互に近くに配設される。縦方向の
変形を防ぐためには、回−・・路素子との境界面におけ
る接触ブロックの最大tH′径が所定の臨界的な直径よ
りも小さいことがこの場合大切である。この1M径は、
温度変化の間境界面におけるせん断応力が未だ金属の変
形限度に達しないおよび/または未だ結晶イラブション
(eruption )を生じないという条注によって
決められる。せん断応力は直径の増加と共に増し、一方
その物質に特定な変形限度は温度の増加と共に小さくな
る。0°CからRl) O”Cの間の動作温度および電
、気めっきされた銀またはシリコンの接触ブト・ロック
に対しては、臨界最大直径は約100μmである。
′で軟式ガラスのハウジング内で使用して好結果を得る
ことができる。圧力接触層は幾つかの接触ブロック、好
1しくは8つまたは4つの接触ブロックに分けられ、こ
れ等の接触ブロックは互に近くに配設される。縦方向の
変形を防ぐためには、回−・・路素子との境界面におけ
る接触ブロックの最大tH′径が所定の臨界的な直径よ
りも小さいことがこの場合大切である。この1M径は、
温度変化の間境界面におけるせん断応力が未だ金属の変
形限度に達しないおよび/または未だ結晶イラブション
(eruption )を生じないという条注によって
決められる。せん断応力は直径の増加と共に増し、一方
その物質に特定な変形限度は温度の増加と共に小さくな
る。0°CからRl) O”Cの間の動作温度および電
、気めっきされた銀またはシリコンの接触ブト・ロック
に対しては、臨界最大直径は約100μmである。
回路素子の両方の主表面上の接触ブロックの高さの総和
は、回路素子の厚さの11であるのが好ましい。前記の
総和は、回路素子、接触ブロック1゜および(軟質刀ラ
ス)ハウジングの熱膨張が軸方向に互に相殺するように
選ぶのが好ましい。この場合、接触装置のこれ等の8つ
の部分の軸方向圧力は温度に無関係になる。
は、回路素子の厚さの11であるのが好ましい。前記の
総和は、回路素子、接触ブロック1゜および(軟質刀ラ
ス)ハウジングの熱膨張が軸方向に互に相殺するように
選ぶのが好ましい。この場合、接触装置のこれ等の8つ
の部分の軸方向圧力は温度に無関係になる。
接触ブロックは簿い金属層上に配設され、この、。
金Nl−は接触層としての役をし、すべての接触ブロッ
クを、接触すべき回路素子の部分に電気的に接続する。
クを、接触すべき回路素子の部分に電気的に接続する。
接触体に面する接触ブロックの面に接続層を設け、この
接armが、製造中(例えば約’700”Cで・の軟質
ガラス容請への封入時)軟質はんだ、硬質はんだまたは
拡散溶接(diffusion weLding)によ
って接触ブロックと接触体の接続を形成する役をするよ
うにするのが好ましい。このような接続は、0℃から8
oo℃迄の動作温度範囲で機械的11)および電気的に
安定である。
接armが、製造中(例えば約’700”Cで・の軟質
ガラス容請への封入時)軟質はんだ、硬質はんだまたは
拡散溶接(diffusion weLding)によ
って接触ブロックと接触体の接続を形成する役をするよ
うにするのが好ましい。このような接続は、0℃から8
oo℃迄の動作温度範囲で機械的11)および電気的に
安定である。
接続層の材料が、前記の接続に而する表面が銅より成る
のが好ましい接触体に優先的に向うことを確実にするた
めに、史に新開抑制層を接触ブロックと接続層との間に
設けることができる。
のが好ましい接触体に優先的に向うことを確実にするた
めに、史に新開抑制層を接触ブロックと接続層との間に
設けることができる。
以下に本発明を添附の図面を参照して実施例によって更
に詳しく説明する。
に詳しく説明する。
3Allfflに断面で示した半導体回路素子は、例え
ばドイツ国特許第8041818号に記載されたような
単結晶シリコンの温度センサである。この回2.。
ばドイツ国特許第8041818号に記載されたような
単結晶シリコンの温度センサである。この回2.。
路素子は電流伝搬原理(current、 8prea
ding’nrinciple )に従って動作し、D
(l 84規格の軟質ガラスーウジング内に配設され
、この−ウジングは、同時に接続ワイヤとt2ても役立
つ2つの接触体8と軟質ガラスのハウジング4とより成
る。
ding’nrinciple )に従って動作し、D
(l 84規格の軟質ガラスーウジング内に配設され
、この−ウジングは、同時に接続ワイヤとt2ても役立
つ2つの接触体8と軟質ガラスのハウジング4とより成
る。
前記のシリコン結晶1は両方の主表面に接触ブロック2
を有し、これ等の接触ブロックは、前l己の接触体8と
加圧接触される。前記のシリコン結晶lは約250μm
の厚さで、約5 (10X 500μmの表面積を有す
る。この結晶lの」二側主表面の接゛触領域6はその中
心部にだけ延在している。この主表面の残りの部分は、
酸化坪紫と窒化坪少の絶縁および不活性化層9で機構さ
れている。0.4μmの厚さを有するチタニウム/タン
グステン(夫々50原千%)の十字状の接触1−8が前
記の1層9上に延在し、領域6上で接触するこの層の表
面の露出部分と接触層8には、0.6μmの厚さの金の
層が配される。
を有し、これ等の接触ブロックは、前l己の接触体8と
加圧接触される。前記のシリコン結晶lは約250μm
の厚さで、約5 (10X 500μmの表面積を有す
る。この結晶lの」二側主表面の接゛触領域6はその中
心部にだけ延在している。この主表面の残りの部分は、
酸化坪紫と窒化坪少の絶縁および不活性化層9で機構さ
れている。0.4μmの厚さを有するチタニウム/タン
グステン(夫々50原千%)の十字状の接触1−8が前
記の1層9上に延在し、領域6上で接触するこの層の表
面の露出部分と接触層8には、0.6μmの厚さの金の
層が配される。
シリコン結晶lの下側主表面はその全表面に区って接触
する。したがって、この主表面は絶縁層・・はもたずに
上側主表面上の接触層8と同じ組成の1方杉の接触層l
Oを有するだけである。
する。したがって、この主表面は絶縁層・・はもたずに
上側主表面上の接触層8と同じ組成の1方杉の接触層l
Oを有するだけである。
このようにしてつくられたシステム内では、シリコン結
晶1の両方の主表面にラッカ被覆が施される。このラッ
カ被検は4μmの厚さで、夫々直 □径60μm F+
4つの窓を有し、これ等の窓は210μmの相対間隔
で位tN? している。このラッカ被覆の保護の下で、
きのこ状の溶融ブロック2が形成されるように次いで銀
が電着されるが、この1妾触ブロツクの高さは約60μ
mでその最大直径は 111180μmでル、る。次い
で、5μm厚の錫の接続層5が前記のきのこ状の接触ブ
ロック上に耐着され、この後前記のラッカ被覆(図示せ
ず)が除去される。
晶1の両方の主表面にラッカ被覆が施される。このラッ
カ被検は4μmの厚さで、夫々直 □径60μm F+
4つの窓を有し、これ等の窓は210μmの相対間隔
で位tN? している。このラッカ被覆の保護の下で、
きのこ状の溶融ブロック2が形成されるように次いで銀
が電着されるが、この1妾触ブロツクの高さは約60μ
mでその最大直径は 111180μmでル、る。次い
で、5μm厚の錫の接続層5が前記のきのこ状の接触ブ
ロック上に耐着され、この後前記のラッカ被覆(図示せ
ず)が除去される。
このようにして接触ブロック2が設けられたシトリコン
結晶1は次いで約670°Cの温度で第1図に示した軟
質ガラスハウジング内に封入される。
結晶1は次いで約670°Cの温度で第1図に示した軟
質ガラスハウジング内に封入される。
前46の錫の接続層5は接触体Bの銅および接触ブロッ
ク2の銀と合金をつくる。接触体8は勿論必ずしも全部
が銅でなくてもよく、接触ブロックz−1・(11) とつながる端面だけが銅より成れば足りる。 □
ク2の銀と合金をつくる。接触体8は勿論必ずしも全部
が銅でなくてもよく、接触ブロックz−1・(11) とつながる端面だけが銅より成れば足りる。 □
第1図は軟質ガラスハウジング内に配設された半導体回
路素子の縦断面図、 第2図は第1図の回路素子の半導体の断面図、□第8図
は半導体の一方の主表面の平面図である。 l・・・半導体回路素子 2・・・接触ブロック8・・
・接触体 4・・・ハウジング 5・・・接続層 (S・・・接触領塘 8.10・・・接触層 9・・・絶縁および不活性化層
゛。 特u 出114 人 エヌ・べ−−フィリツプス酪フル
ーイランペンファプリケン (12) !−1 2O N(Y) 〔力 01
路素子の縦断面図、 第2図は第1図の回路素子の半導体の断面図、□第8図
は半導体の一方の主表面の平面図である。 l・・・半導体回路素子 2・・・接触ブロック8・・
・接触体 4・・・ハウジング 5・・・接続層 (S・・・接触領塘 8.10・・・接触層 9・・・絶縁および不活性化層
゛。 特u 出114 人 エヌ・べ−−フィリツプス酪フル
ーイランペンファプリケン (12) !−1 2O N(Y) 〔力 01
Claims (1)
- 【特許請求の範囲】 1 回路素子が、ハウジングによってFLK連結□され
た接触体の間に圧力下で保持され、互に反対側に位置す
る主表面の少なくとも一方に厚い圧力接触層をそなえた
、バイポーラ電子回路素子特に半導体回路素子の接触装
置罠おいて、回路素子の主表面の少なくとも一方のI“
。 圧力接触層は、少なくとも2つの互に分離された接触ブ
ロックに分けられたことを%徴とするバイポーラ電子回
路素子特に半導体回路素子の接触装置t。 L 接触ブロックは、回路素子の主表面上に均1・尋に
分布された特許請求の範囲第1項記載の接触装置。 & 接触ブロックは、方形、柱、半球またはきのこの形
である特許請求の範囲第1項記載の接触装置。 4 接触層は、接触ブロックと、接触さるべき′回路素
子の主表面部分との間に設けられた特許請求の範囲第1
項記載の接触′44fi置。 五 4つのきのこ状接触ブロックが回路素子の2つの生
麦…iの夫々に配設された特許請求の範囲第1項記載の
接触袋IR6 a 回路素子の2つの主表面−ヒの接触ブロックの全部
の厚さは、少なくとも回路素子の厚さの1//8である
特許請求の範囲第1項記載の接触装置。 I 接触ブロックの全部の厚さは、回路素子、接触ブロ
ックおよびハウジングの熱膨張が軸方向に互に相殺する
ように選ばれた特許請求の範囲第6項記載の接触装置。 & 回路素子との境界面における接触ブロック1の最大
直径は、温度変化による境界面のせん断応力が接触ブロ
ックおよび/または回路素子の永久変形を生じない相変
に小さい特許請求の範囲第1項記載の接Mi装置。 9、 シリコンの回路素子と銀の接触ブロックな有し、
最大直径は100μmよりも小さい特許請求の範囲第8
項記載の接触装置。 10、接触ブロックは、700 ”Cよりも低い温度で
のはんだ付または拡散溶接により該接触ブロックと接触
体との間に回路i子の動作温度−゛範囲内で安定な接続
をつくるような材料の接続層で被覆された特許請求の範
囲第1項記載の接触装置。 IL 接続層と接触層の間に抑制層が設けられ、この抑
制層が、接続層と接触層間の混合を特徴とする特許請求
の範囲第10項記載の接触装置f。 1区 回路素子はシリコンより成る特許請求の範囲第1
項から第11項の何れか1項記載の接触装置。 18 ハウジングは軟質ガラスより成る特許請求の範囲
m1項から第12項の何れか1項記載の接触層IW。 1転 接触ブロックは銀より成り、接続層は錫より成り
、接触体は銅より成る特許請求の範囲、・・・第1項か
ら第18項の何れが1項記載の接触゛装置。 IN 接触ブロックはニッケルより成り、接続層は金よ
り成り、接触体は銅より成る特許請求の範囲第1項より
第1B項の何れが1項記載□の接触装置。 1a 接触ブロックは銅より成り、抑制層はコバルトよ
り成り、接続層は金より成り、接触体は銅より成る特許
請求の範囲第1項から第18項の倒れか1項記載の接触
装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3402970.2 | 1984-01-28 | ||
| DE19843402970 DE3402970A1 (de) | 1984-01-28 | 1984-01-28 | Kontaktierungssystem fuer 2-polige elektronische bauelemente, insbesondere halbleiterbauelemente |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60165740A true JPS60165740A (ja) | 1985-08-28 |
| JPH0715906B2 JPH0715906B2 (ja) | 1995-02-22 |
Family
ID=6226168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60011106A Expired - Lifetime JPH0715906B2 (ja) | 1984-01-28 | 1985-01-25 | 半導体回路素子の接触装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4862248A (ja) |
| EP (1) | EP0152972B1 (ja) |
| JP (1) | JPH0715906B2 (ja) |
| KR (1) | KR930002280B1 (ja) |
| DE (2) | DE3402970A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01185952A (ja) * | 1988-01-21 | 1989-07-25 | Oki Electric Ind Co Ltd | フリップチップ型半導体装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL9001982A (nl) * | 1990-09-10 | 1992-04-01 | Koninkl Philips Electronics Nv | Interconnectiestructuur. |
| US6010058A (en) * | 1995-10-19 | 2000-01-04 | Lg Semicon Co., Ltd. | BGA package using a dummy ball and a repairing method thereof |
| KR0157906B1 (ko) * | 1995-10-19 | 1998-12-01 | 문정환 | 더미볼을 이용한 비지에이 패키지 및 그 보수방법 |
| US5952611A (en) * | 1997-12-19 | 1999-09-14 | Texas Instruments Incorporated | Flexible pin location integrated circuit package |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49113551U (ja) * | 1973-01-27 | 1974-09-27 | ||
| JPS5591165U (ja) * | 1978-12-19 | 1980-06-24 | ||
| JPS57173334U (ja) * | 1981-04-24 | 1982-11-01 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3551757A (en) * | 1966-11-10 | 1970-12-29 | Danfoss As | Zener diode made without doping of semiconductor material |
| US4030117A (en) * | 1975-03-10 | 1977-06-14 | International Telephone And Telegraph Corporation | Zener diode |
| US4042951A (en) * | 1975-09-25 | 1977-08-16 | Texas Instruments Incorporated | Gold-germanium alloy contacts for a semiconductor device |
| US4402004A (en) * | 1978-01-07 | 1983-08-30 | Tokyo Shibaura Denki Kabushiki Kaisha | High current press pack semiconductor device having a mesa structure |
| US4173768A (en) * | 1978-01-16 | 1979-11-06 | Rca Corporation | Contact for semiconductor devices |
| DE2938096A1 (de) * | 1979-09-20 | 1981-04-02 | Brown, Boveri & Cie Ag, 6800 Mannheim | Leistungshalbleiterbauelement |
| DE3041818A1 (de) * | 1980-11-06 | 1982-06-09 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Halbleiterbauelement |
| DE3122387A1 (de) * | 1981-06-05 | 1982-12-23 | Deutsche Itt Industries Gmbh, 7800 Freiburg | "glasumhuellte halbleiterdiode und verfahren zur herstellung" |
| JPS58128758A (ja) * | 1982-01-27 | 1983-08-01 | Hitachi Ltd | 半導体装置とその製造法 |
| DE3221794A1 (de) * | 1982-06-09 | 1983-12-15 | Brown, Boveri & Cie Ag, 6800 Mannheim | Scheibenfoermige halbleiterzelle fuer druckkontaktierbare leistungshalbleiterbauelemente |
-
1984
- 1984-01-28 DE DE19843402970 patent/DE3402970A1/de not_active Withdrawn
-
1985
- 1985-01-21 DE DE8585200051T patent/DE3580683D1/de not_active Expired - Lifetime
- 1985-01-21 EP EP85200051A patent/EP0152972B1/de not_active Expired - Lifetime
- 1985-01-23 US US06/694,187 patent/US4862248A/en not_active Expired - Fee Related
- 1985-01-25 KR KR1019850000472A patent/KR930002280B1/ko not_active Expired - Fee Related
- 1985-01-25 JP JP60011106A patent/JPH0715906B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49113551U (ja) * | 1973-01-27 | 1974-09-27 | ||
| JPS5591165U (ja) * | 1978-12-19 | 1980-06-24 | ||
| JPS57173334U (ja) * | 1981-04-24 | 1982-11-01 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01185952A (ja) * | 1988-01-21 | 1989-07-25 | Oki Electric Ind Co Ltd | フリップチップ型半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0715906B2 (ja) | 1995-02-22 |
| KR850005728A (ko) | 1985-08-28 |
| US4862248A (en) | 1989-08-29 |
| DE3580683D1 (de) | 1991-01-10 |
| EP0152972B1 (de) | 1990-11-28 |
| KR930002280B1 (ko) | 1993-03-29 |
| EP0152972A3 (en) | 1987-01-21 |
| EP0152972A2 (de) | 1985-08-28 |
| DE3402970A1 (de) | 1985-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3952404A (en) | Beam lead formation method | |
| EP0271110B1 (en) | Semiconductor device comprising an electrode pad | |
| EP0382080B1 (en) | Bump structure for reflow bonding of IC devices | |
| EP0253691B1 (en) | Silicon die bonding process | |
| US6667225B2 (en) | Wafer-bonding using solder and method of making the same | |
| US4188636A (en) | Semiconductor device having bump terminal electrodes | |
| JPS58182853A (ja) | 半導体素子のカプセル封じ法およびこの方法により得られる素子 | |
| US7030496B2 (en) | Semiconductor device having aluminum and metal electrodes and method for manufacturing the same | |
| US3675089A (en) | Heat dispenser from a semiconductor wafer by a multiplicity of unaligned minuscule heat conductive raised dots | |
| US3387191A (en) | Strain relieving transition member for contacting semiconductor devices | |
| JP2009076703A (ja) | 半導体装置 | |
| US3706915A (en) | Semiconductor device with low impedance bond | |
| US4042951A (en) | Gold-germanium alloy contacts for a semiconductor device | |
| JPH0936186A (ja) | パワー半導体モジュール及びその実装方法 | |
| US3293509A (en) | Semiconductor devices with terminal contacts and method of their production | |
| US3280384A (en) | Encapsuled semiconductor device with lapped surface connector | |
| US3371148A (en) | Semiconductor device package and method of assembly therefor | |
| US4862248A (en) | Contacting system for bipolar electronic circuit elements, more particularly semiconductor circuit elements | |
| US3639811A (en) | Semiconductor with bonded electrical contact | |
| JPH0793341B2 (ja) | 半導体装置及びその製造方法 | |
| EP0186585A2 (en) | Die bonding process | |
| JPH02168640A (ja) | 異なる基板間の接続構造 | |
| CA1153128A (en) | Electrical circuit assemblies | |
| JPS6143461A (ja) | 薄膜多層配線基板 | |
| JPH0525182B2 (ja) |